특정 애플리케이션으로 적합한 연산 증폭기를 선택하기 위해서는 설계 목표를 명확히 하는 것과 더불어서 데이터 시트에 표기된 사양을 잘 이해하는 것이 필요합니다. 이것을 돕기 위해서 이 글에서는 데이터 시트 사양을 이해하는 것에 대해서 설명합니다.
그러기 위해서 먼저 배경 정보를 설명합니다. 증폭기에 관련된 기초적인 원리들을 설명합니다. 이상적 모델을 사용해서 두 가지 간단한 증폭기 회로를 분석합니다. 또한 연산 증폭기 회로 개략도를 사용해서 파라미터들이 어떻게 연산 증폭기의 이상적인 기능들을 제한하는지 살펴봅니다.
그리고 본격적으로 연산 증폭기 사양에 대해서 설명합니다. 연산 증폭기 사양에 관한 논의를 위해서 Texas Instruments의 참고 자료인 “Amplifiers, Comparators, and Special Functions”를 토대로 하고 있습니다. 이 논의를 통해서 Texas Instruments가 연산 증폭기 파라미터를 어떻게 정의하고 테스트하는지 알 수 있습니다.
연산 증폭기(op amp)라고 하는 용어는 1940년에 처음으로 만들어진 것으로서, 외부 소자들을 적절히 선택해서 다양한 수학적 연산을 수행할 수 있는 증폭기를 말합니다. 초기의 연산 증폭기는 진공관을 사용했기 때문에 공간을 많이 차지하고 많은 에너지를 소모했습니다. 시간이 지나면서 디스크리트 트랜지스터를 사용해서 연산 증폭기의 크기를 줄일 수 있게 되었습니다. 오늘날 연산 증폭기는 모노리딕 IC로 구현됨으로써, 고도로 효율적이면서 경제적인 가격대로 사용할 수 있게 되었습니다.
본론으로 들어가기 앞서, 먼저 증폭기의 기초적인 원리들을 살펴보겠습니다. 증폭기는 입력 포트와 출력 포트가 있습니다. 선형적 증폭기라면 출력 신호 = A × 입력 신호가 될 것입니다. 여기서 A는 증폭기 계수 또는 이득이라고 합니다.
입력과 출력 신호 특성에 따라서, 다음의 네 가지 증폭기 이득이 가능합니다:
대부분의 연산 증폭기가 전압 증폭기이므로, 이 글에서는 전압 증폭기만으로 논의를 제한하도록 하겠습니다.
테브닌 정리를 사용해서 증폭기 모델을 도출하고 적합한 전압 소스와 직렬 저항을 사용해서 단순화할 수 있습니다. 입력 포트는 수동적인 역할을 하고, 자체적으로 전압을 발생시키지 않으며, 이의 테브닌 등가는 저항 소자 Ri입니다. 출력 포트는 전압 소스 AVi와 출력 저항 Ro로 모델링할 수 있습니다 . 간단한 증폭기 회로를 완성하기 위해 입력 소스와 임피던스 Vs 및 Rs와 출력 부하 RL을 포함합니다. 그림 1-1은 간단한 증폭기의 테브닌 등가 회로를 보여줍니다.
증폭기 입력 포트와 출력 포트 모두로 전압 분할기 회로를 볼 수 있습니다. 그러므로 다른 소스나 부하를 사용하면 계산을 다시 해야 하므로 회로 계산이 복잡해집니다.