Loading [MathJax]/jax/output/SVG/fonts/TeX/fontdata.js
Menu
Product
Email
PDF
Order now
MSP430F676x1 多相メータリングSoC
JAJSGB5A
June 2014 – October 2018
MSP430F67621
,
MSP430F67641
PRODUCTION DATA.
CONTENTS
SEARCH
MSP430F676x1 多相メータリングSoC
1
デバイスの概要
1.1
特長
1.2
アプリケーション
1.3
概要
1.4
アプリケーション図
2
改訂履歴
3
Device Comparison
3.1
Related Products
4
Terminal Configuration and Functions
4.1
Pin Diagrams
4.2
Signal Descriptions
Table 4-1
Signal Descriptions – PZ Package
Table 4-2
Signal Descriptions – PN Package
4.3
Pin Multiplexing
4.4
Connection of Unused Pins
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Active Mode Supply Current Into VCC Excluding External Current
5.5
Low-Power Mode Supply Currents (Into VCC) Excluding External Current
5.6
Low-Power Mode With LCD Supply Currents (Into VCC) Excluding External Current
5.7
Thermal Resistance Characteristics
5.8
Timing and Switching Characteristics
5.8.1
Clock Specifications
Table 5-1
Crystal Oscillator, XT1, Low-Frequency Mode
Table 5-2
Internal Very-Low-Power Low-Frequency Oscillator (VLO)
Table 5-3
Internal Reference, Low-Frequency Oscillator (REFO)
Table 5-4
DCO Frequency
5.8.2
Digital I/O Ports
Table 5-5
Schmitt-Trigger Inputs – General-Purpose I/O
Table 5-6
Inputs – Ports P1 and P2
Table 5-7
Leakage Current – General-Purpose I/O
Table 5-8
Outputs – General-Purpose I/O (Full Drive Strength)
Table 5-9
Typical Characteristics – General-Purpose I/O (Full Drive Strength)
Table 5-10
Outputs – General-Purpose I/O (Reduced Drive Strength)
5.8.2.1
Typical Characteristics – General-Purpose I/O (Reduced Drive Strength)
Table 5-11
Output Frequency – General-Purpose I/O
5.8.3
Power-Management Module (PMM)
Table 5-12
PMM, Brownout Reset (BOR)
Table 5-13
PMM, Core Voltage
Table 5-14
PMM, SVS High Side
Table 5-15
PMM, SVM High Side
Table 5-16
PMM, SVS Low Side
Table 5-17
PMM, SVM Low Side
Table 5-18
Wake-up Times From Low-Power Modes and Reset
5.8.4
Auxiliary Supplies
Table 5-19
Auxiliary Supplies, Recommended Operating Conditions
Table 5-20
Auxiliary Supplies, AUXVCC3 (Backup Subsystem) Currents
Table 5-21
Auxiliary Supplies, Auxiliary Supply Monitor
Table 5-22
Auxiliary Supplies, Switch ON-Resistance
Table 5-23
Auxiliary Supplies, Switching Time
Table 5-24
Auxiliary Supplies, Switch Leakage
Table 5-25
Auxiliary Supplies, Auxiliary Supplies to ADC10_A
Table 5-26
Auxiliary Supplies, Charge Limiting Resistor
5.8.5
Timer_A
Table 5-27
Timer_A
5.8.6
eUSCI
Table 5-28
eUSCI (UART Mode) Clock Frequency
Table 5-29
eUSCI (UART Mode) Switching Characteristics
Table 5-30
eUSCI (SPI Master Mode) Clock Frequency
Table 5-31
eUSCI (SPI Master Mode) Switching Characteristics
Table 5-32
eUSCI (SPI Slave Mode)
Table 5-33
eUSCI (I2C Mode)
5.8.7
LCD Controller
Table 5-34
LCD_C Recommended Operating Conditions
Table 5-35
LCD_C Electrical Characteristics
5.8.8
SD24_B
Table 5-36
SD24_B Power Supply and Recommended Operating Conditions
Table 5-37
SD24_B Analog Input
Table 5-38
SD24_B Supply Currents
Table 5-39
SD24_B Performance
Table 5-40
SD24_B AC Performance
Table 5-41
SD24_B AC Performance
Table 5-42
SD24_B AC Performance
Table 5-43
SD24_B External Reference Input
5.8.9
ADC10_A
Table 5-44
10-Bit ADC, Power Supply and Input Range Conditions
Table 5-45
10-Bit ADC, Timing Parameters
Table 5-46
10-Bit ADC, Linearity Parameters
Table 5-47
10-Bit ADC, External Reference
5.8.10
REF
Table 5-48
REF, Built-In Reference
5.8.11
Flash Memory
Table 5-49
Flash Memory
5.8.12
Emulation and Debug
Table 5-50
JTAG and Spy-Bi-Wire Interface
6
Detailed Description
6.1
Overview
6.2
Functional Block Diagrams
6.3
CPU
6.4
Instruction Set
6.5
Operating Modes
6.6
Interrupt Vector Addresses
6.7
Memory Organization
6.8
Bootloader (BSL)
6.9
JTAG Operation
6.9.1
JTAG Standard Interface
6.9.2
Spy-Bi-Wire Interface
6.10
Flash Memory
6.11
RAM
6.12
Backup RAM
6.13
Peripherals
6.13.1
Oscillator and System Clock
6.13.2
Power Management Module (PMM)
6.13.3
Auxiliary Supply System (AUX)
6.13.4
Backup Subsystem
6.13.5
Digital I/O
6.13.6
Port Mapping Controller
6.13.7
System Module (SYS)
6.13.8
Watchdog Timer (WDT_A)
6.13.9
DMA Controller
6.13.10
CRC16
6.13.11
Hardware Multiplier
6.13.12
Enhanced Universal Serial Communication Interface (eUSCI)
6.13.13
ADC10_A
6.13.14
SD24_B
6.13.15
TA0
6.13.16
TA1
6.13.17
TA2
6.13.18
TA3
6.13.19
SD24_B Triggers
6.13.20
ADC10_A Triggers
6.13.21
Real-Time Clock (RTC_C)
6.13.22
Reference (REF) Module Voltage Reference
6.13.23
LCD_C
6.13.24
Embedded Emulation Module (EEM) (S Version)
6.13.25
Peripheral File Map
6.14
Input/Output Diagrams
6.14.1
Port P1 (P1.0 and P1.1) Input/Output With Schmitt Trigger
6.14.2
Port P1 (P1.2), Input/Output With Schmitt Trigger
6.14.3
Port P1 (P1.3 to P1.5) Input/Output With Schmitt Trigger
6.14.4
Port P1 (P1.6 and P1.7), Port P2 (P2.0 and P2.1) (PZ Package Only) Input/Output With Schmitt Trigger
6.14.5
Port P2 (P2.2 to P2.7) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.6
Port P3 (P3.0 to P3.3) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.7
Port P3 (P3.4 to P3.7) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.8
Port P4 (P4.0 to P4.7), Port P5 (P5.0 to P5.7), Port P6 (P6.0 to P6.7), Port P7 (P7.0 to P7.7), Port P8 (P8.0 to P8.3) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.9
Port P8 (P8.4 to P8.7) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.10
Port P9 (P9.0) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.11
Port P9 (P9.1 to P9.3) Input/Output With Schmitt Trigger (PZ Package Only)
6.14.12
Port P2 (P2.0 and P2.1) Input/Output With Schmitt Trigger (PN Package Only)
6.14.13
Port P2 (P2.2 to P2.7) Input/Output With Schmitt Trigger (PN Package Only)
6.14.14
Port P3 (P3.0 to P3.7) Input/Output With Schmitt Trigger (PN Package Only)
6.14.15
Port P4 (P4.0 to P4.7), Port P5 (P5.0 to P5.7), Port P6 (P6.0 to P6.7) Input/Output With Schmitt Trigger (PN Package Only)
6.14.16
Port PJ (PJ.0) JTAG Pin TDO, Input/Output With Schmitt Trigger or Output
6.14.17
Port PJ (PJ.1 to PJ.3) JTAG Pins TMS, TCK, TDI/TCLK, Input/Output With Schmitt Trigger or Output
6.15
Device Descriptors (TLV)
6.16
Identification
6.16.1
Revision Identification
6.16.2
Device Identification
6.16.3
JTAG Identification
7
Applications, Implementation, and Layout
8
デバイスおよびドキュメントのサポート
8.1
使い始めと次の手順
8.2
Device Nomenclature
8.3
ツールとソフトウェア
8.4
ドキュメントのサポート
8.5
関連リンク
8.6
Community Resources
8.7
商標
8.8
静電気放電に関する注意事項
8.9
Glossary
9
メカニカル、パッケージ、および注文情報
重要なお知らせ
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PN|80
MTQF010B
PZ|100
MTQF013A
サーマルパッド・メカニカル・データ
発注情報
jajsgb5a_oa
jajsgb5a_pm
search
No matches found.
Full reading width
Full reading width
Comfortable reading width
Expanded reading width
Card for each section
Card with all content
DATA SHEET
MSP430F676x1 多相メータリングSoC
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1
デバイスの概要
1.1
特長
相電流のダイナミック・レンジ2000:1で誤差0.5%未満の高精度
ANSI C12.20/IEC 63053規格(またはそれ以上)に適合
変流器、ロゴスキー・コイル、シャントなど複数のセンサに対応
最大3相の電力測定
位相ごとまたは累積的な4象限測定
正確な位相角測定
変流器用デジタル位相補正
シングル・キャリブレーションによる40Hz~70Hzのライン周波数範囲
自動スイッチングによる柔軟な電源オプション
AC主電源障害時もディスプレイは超低消費電力で動作:LPM3で3µA
専用電源(AUXVCC3)で動作し、オフセット/温度較正機能を内蔵するリアルタイム・クロック(RTC)モジュール
スマート・メータ実装用の複数の通信インターフェイス
32ビット乗算器を搭載した高性能25MHz CPU
シングルサイクル実行に対応した最大128KBのフラッシュ
シングルサイクル・アクセスに対応した最大8KBのRAM
差動入力と可変ゲインに対応した最大3つの独立した24ビット・シグマ・デルタADC
システム・アナログ/デジタル・コンバータ(ADC):
10ビット200ksps 6チャネル、温度センサ/電源測定機能付き
広い入力電源電圧範囲:
1.8V~3.6V
電力量測定中の消費電力が極めて低い
10MHz動作時3.0mW (3.0V)
複数の低消費電力モード
スタンバイ・モード(LPM3):2.5µA (3V)、3µsでウェークアップ(標準値)
RTCモード(LPM3.5):1.24µA (3V)(標準値)
シャットダウン・モード(LPM4.5):0.78µA (3V)(標準値)
コントラスト制御を搭載し、最大320セグメントに対応するLCDドライバ
パスワードで保護されたRTC、水晶振動子オフセット較正および温度補償機能付き
4つの通信ポート
4つのUART、3つのSPI、1つのI
2
Cインターフェイスで構成可能
4つの16ビット・タイマ:9個のキャプチャ/比較レジスタを装備
72のI/Oピンを備えた100ピンLQFP (PZ)パッケージ
52のI/Oピンを備えた80ピンLQFP (PN)パッケージ
–40℃~85℃の産業用温度範囲
開発ツール(
ツールとソフトウェア
も参照)
MSP430F67641 SoC付き多相電気計器(EVM430-F67641)