• Menu
  • Product
  • Email
  • PDF
  • Order now

  • SN74LV165A パラレル・ロード (並列読み込み)、8 ビット・シフト・レジスタ

    • JAJSOV2R April   1998  – March 2023 SN74LV165A

      PRODMIX  

  • CONTENTS
  • SEARCH
  • SN74LV165A パラレル・ロード (並列読み込み)、8 ビット・シフト・レジスタ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Timing Requirements, VCC = 2.5 V ± 0.2 V
    7. 6.7  Timing Requirements, VCC = 3.3 V ± 0.3 V
    8. 6.8  Timing Requirements, VCC = 5 V ± 0.5 V
    9. 6.9  Switching Characteristics, VCC = 2.5 V ± 0.2 V
    10. 6.10 Switching Characteristics, VCC = 3.3 V ± 0.3 V
    11. 6.11 Switching Characteristics,VCC = 5 V ± 0.5 V
    12. 6.12 Timing Diagrams
    13. 6.13 Operating Characteristics
    14. 6.14 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Balanced CMOS Push-Pull Outputs
      2. 8.3.2 Latching Logic
      3. 8.3.3 Partial Power Down (Ioff)
      4. 8.3.4 Clamp Diode Structure
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Power Considerations
      2. 9.2.2 Input Considerations
      3. 9.2.3 Output Considerations
      4. 9.2.4 Detailed Design Procedure
      5. 9.2.5 Application Curve
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  11. 11Mechanical, Packaging, and Orderable Information
  12. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • DGV|16
    • MPDS006C
  • PW|16
    • MPDS361A
  • BQB|16
    • MPQF539A
  • DB|16
    • MPDS507A
  • RGY|16
    • MPQF115G
  • D|16
    • MPDS178G
  • NS|16
    • MPDS551A
サーマルパッド・メカニカル・データ
  • BQB|16
    • PPTD364
発注情報
  • jajsov2r_oa
  • jajsov2r_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

SN74LV165A パラレル・ロード (並列読み込み)、8 ビット・シフト・レジスタ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 2V～5.5V の VCC で動作
  • 最大 tpd 10.5ns (5V 時)
  • すべてのポートで混在モード電圧動作を
    サポート
  • Ioff により部分的パワーダウン・モードでの動作を
    サポート
  • JESD 17 準拠で 250mA 超の
    ラッチアップ性能

2 アプリケーション

マイクロコントローラの入力数拡張

3 説明

SN74LV165A デバイス は、2V～5.5V の VCCで動作するように設計された、パラレル・ロード (並列読み込み) 8 ビット・シフト・レジスタです。

デバイスにクロックが供給されると、データはシリアル出力 Q H にシフトされます。各段のパラレル入力へのアクセスは、8 つの個別の直接データ入力によって提供されます。これらのデータ入力は、シフト / ロード (SH/LD) 入力が Low レベルのときイネーブルになります。LV165A デバイス は、クロック禁止機能と、反転したシリアル出力 QH を備えています。

このデバイスは、Ioff を使った部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディスエーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

パッケージ情報(1)
部品番号 パッケージ 本体サイズ (公称)
SN74LV165A D (SOIC、16) 9.90mm × 3.90mm
DB (SSOP、16) 6.20mm × 5.30mm
NS (SO、16) 10.20mm × 5.30mm
PW (TSSOP、16) 5.00mm × 4.40mm
DGV (TVSOP、16) 3.60mm × 4.40mm
RGY (VQFN、16) 4.00mm × 3.50mm
BQB (WQFN、16) 3.60mm × 2.60mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20210218-CA0I-X1MX-NFLV-2M5MCVCRVZZD-low.gif論理図 (正論理)

4 Revision History

Changes from Revision Q (December 2022) to Revision R (March 2023)

  • ドキュメントの構造レイアウトとフォーマットされた表を現在の標準に更新Go

Changes from Revision P (June 2022) to Revision Q (December 2022)

  • データシートのステータスを「事前情報」から「量産データ」に変更Go

Changes from Revision O (November 2016) to Revision P (June 2022)

  • 「製品情報」、「ピン構成」、「熱に関する情報」の表に BQB (WQFN) パッケージの情報を追加Go
  • 文書全体にわたって表、図、相互参照の採番方法を更新Go
  • Updated specifications table formatting.Go

Changes from Revision N (July 2013) to Revision O (November 2016)

  • 「アプリケーション」セクション、「デバイス情報」表、「目次」、「ピン構成および機能」セクション、「仕様」セクション、「ESD 定格」表、「熱に関する情報」表、「代表的特性」セクション、「詳細説明」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加Go

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale