JAJSPE6K
April 1998 – December 2022
SN74LV594A
PRODMIX
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics: VCC = 2.5 V ± 0.2 V
6.7
Switching Characteristics: VCC = 3.3 V ± 0.3 V
6.8
Switching Characteristics: VCC = 5 V ± 0.5 V
6.9
Timing Requirements: VCC = 2.5 V ± 0.2 V
6.10
Timing Requirements: VCC = 3.3 V ± 0.3 V
6.11
Timing Requirements: VCC = 5 V ± 0.5 V
6.12
Noise Characteristics
6.13
Operating Characteristics
6.14
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.3
Application Curves
9.3
Power Supply Recommendations
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Receiving Notification of Documentation Updates
10.2
サポート・リソース
10.3
Trademarks
10.4
Electrostatic Discharge Caution
10.5
Glossary
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DB|16
PW|16
BQB|16
D|16
サーマルパッド・メカニカル・データ
BQB|16
PPTD364
発注情報
jajspe6k_oa
jajspe6k_pm
1
特長
2V~5.5V の V
CC
で動作
最大 tpd 6.5ns (5V 時)
標準 V
OLP
(出力グランド・バウンス) < 0.8V (V
CC
= 3.3V、TA = 25℃)
すべてのポートで混在モード電圧動作をサポート
8 ビット、シリアル入力、パラレル出力、ストレージ付きシフト・レジスタ
シフトおよびストレージ・レジスタの独立した直接オーバーライド・クリア
シフトおよびストレージ・レジスタ用の独立したクロック
JESD 78、Class II 準拠で 100mA 超のラッチアップ性能