• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TAS5825M 192kHz の拡張オーディオ処理機能搭載、4.5V～26.4V、38W ステレオ、インダクタ不要、デジタル入力、閉ループ Class-D オーディオ・アンプ

    • JAJSFK6H October   2019  – January 2023 TAS5825M

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TAS5825M 192kHz の拡張オーディオ処理機能搭載、4.5V～26.4V、38W ステレオ、インダクタ不要、デジタル入力、閉ループ Class-D オーディオ・アンプ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Device Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 Typical Characteristics
      1. 7.7.1 Bridge Tied Load (BTL) Configuration Curves with Hybrid Modulation
      2. 7.7.2 Parallel Bridge Tied Load (PBTL) Configuration With Hybrid Modulation
      3. 7.7.3 Bridge Tied Load (BTL) Configuration Curves with BD Modulation
      4. 7.7.4 Parallel Bridge Tied Load (PBTL) Configuration With BD Modulation
  8. 8 Parameter Measurement Information
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Power Supplies
      2. 9.3.2 Device Clocking
      3. 9.3.3 Serial Audio Port – Clock Rates
      4. 9.3.4 Clock Halt Auto-Recovery
      5. 9.3.5 Sample Rate on the Fly Change
      6. 9.3.6 Serial Audio Port - Data Formats and Bit Depths
      7. 9.3.7 Digital Audio Processing
      8. 9.3.8 Class D Audio Amplifier
        1. 9.3.8.1 Speaker Amplifier Gain Select
        2. 9.3.8.2 Class D Loop Bandwidth and Switching Frequency Setting
    4. 9.4 Device Functional Modes
      1. 9.4.1 Software Control
      2. 9.4.2 Speaker Amplifier Operating Modes
        1. 9.4.2.1 BTL Mode
        2. 9.4.2.2 PBTL Mode
      3. 9.4.3 Low EMI Modes
        1. 9.4.3.1 Spread Spectrum
        2. 9.4.3.2 Channel to Channel Phase Shift
        3. 9.4.3.3 Multi-Devices PWM Phase Synchronization
          1. 9.4.3.3.1 Phase Synchronization With I2S Clock In Startup Phase
          2. 9.4.3.3.2 Phase Synchronization With GPIO
      4. 9.4.4 Thermal Foldback
      5. 9.4.5 Device State Control
      6. 9.4.6 Device Modulation
        1. 9.4.6.1 BD Modulation
        2. 9.4.6.2 1SPW Modulation
        3. 9.4.6.3 Hybrid Modulation
    5. 9.5 Programming and Control
      1. 9.5.1 I2 C Serial Communication Bus
      2. 9.5.2 I2 C Target Address
        1. 9.5.2.1 Random Write
        2. 9.5.2.2 Sequential Write
        3. 9.5.2.3 Random Read
        4. 9.5.2.4 Sequential Read
        5. 9.5.2.5 DSP Memory Book, Page and BQ update
        6. 9.5.2.6 Checksum
          1. 9.5.2.6.1 Cyclic Redundancy Check (CRC) Checksum
          2. 9.5.2.6.2 Exclusive or (XOR) Checksum
      3. 9.5.3 Control via Software
        1. 9.5.3.1 Startup Procedures
        2. 9.5.3.2 Shutdown Procedures
        3. 9.5.3.3 Protection and Monitoring
          1. 9.5.3.3.1 Overcurrent Limit (Cycle-By-Cycle)
          2. 9.5.3.3.2 Overcurrent Shutdown (OCSD)
          3. 9.5.3.3.3 DC Detect
    6. 9.6 Register Maps
      1. 9.6.1 CONTROL PORT Registers
  10. 10Application and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Inductor Selections
      2. 10.1.2 Bootstrap Capacitors
      3. 10.1.3 Power Supply Decoupling
      4. 10.1.4 Output EMI Filtering
    2. 10.2 Typical Applications
      1. 10.2.1 2.0 (Stereo BTL) System
      2. 10.2.2 Design Requirements
      3. 10.2.3 Detailed Design procedures
        1. 10.2.3.1 Step One: Hardware Integration
        2. 10.2.3.2 Step Two: Hardware Integration
        3. 10.2.3.3 Step Three: Software Integration
      4. 10.2.4 Application Curves
      5. 10.2.5 MONO (PBTL) Systems
      6. 10.2.6 Advanced 2.1 System (Two TAS5825M Devices)
      7. 10.2.7 Application Curves
    3. 10.3 Power Supply Recommendations
      1. 10.3.1 DVDD Supply
      2. 10.3.2 PVDD Supply
    4. 10.4 Layout
      1. 10.4.1 Layout Guidelines
        1. 10.4.1.1 General Guidelines for Audio Amplifiers
        2. 10.4.1.2 Importance of PVDD Bypass Capacitor Placement on PVDD Network
        3. 10.4.1.3 Optimizing Thermal Performance
          1. 10.4.1.3.1 Device, Copper, and Component Layout
          2. 10.4.1.3.2 Stencil Pattern
            1. 10.4.1.3.2.1 PCB footprint and Via Arrangement
            2. 10.4.1.3.2.2 Solder Stencil
      2. 10.4.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Device Support
      1. 11.1.1 Device Nomenclature
      2. 11.1.2 Development Support
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  12. 12Mechanical, Packaging, and Orderable Information
  13. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
    • MPQF130D
サーマルパッド・メカニカル・データ
  • RHB|32
    • QFND029X
発注情報
  • jajsfk6h_oa
  • jajsfk6h_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TAS5825M 192kHz の拡張オーディオ処理機能搭載、4.5V～26.4V、38W ステレオ、インダクタ不要、デジタル入力、閉ループ Class-D オーディオ・アンプ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 柔軟なオーディオ I/O：
    • 32、44.1、48、88.2、96、192kHz のサンプル・レートをサポート
    • I2S、LJ、RJ、または TDM
    • SDOUT によるオーディオ・モニタ、サブチャネル、エコー・キャンセル
    • 3 線式のデジタル・オーディオ・インターフェイスをサポート (MCLK 不要)
  • 高効率の Class-D 動作
    • 90% を超える電力効率、90mΩ の RDS(on)
    • 低い静止電流：PVDD = 12V で 20mA 未満
  • 複数の出力構成をサポート
    • 1.0 モードで 1 × 53W (4Ω、22V、THD+N = 1%)
    • 1.0 モードで 1 × 65W (4Ω、22V、THD+N = 10%)
    • 2.0 モードで 2 × 30W (8Ω、24V、THD+N = 1%)
    • 2.0 モードで 2 × 38W (8Ω、24V、THD+N = 10%)
  • 優れたオーディオ性能：
    • THD+N ≤ 0.03% (1W、1kHz、PVDD = 12V)
    • SNR ≥ 110dB (A-weighted)、ICN ≤ 35µVRMS
  • 柔軟な処理機能
    • 3 バンドの高度な DRC + AGL、2 × 15 BQ
    • SFS (Sound Field Spatializer)、レベル・メータ
    • 96kHz、192kHz のプロセッサ・サンプリング
    • 動的 EQ、低音強調およびスピーカーの熱 / エクスカーション保護
  • 柔軟な電源構成
    • PVDD：4.5V～26.4V
    • DVDD および I/O：1.8V または 3.3V
  • 優れた自己保護機能を内蔵
    • 過電流エラー (OCE)
    • サイクル単位の電流制限
    • 過熱警告 (OTW)
    • 過熱エラー (OTE)
    • 低電圧 / 過電圧誤動作防止 (UVLO/OVLO)
  • システム統合が簡単
    • I2C ソフトウェア制御
    • ソリューション・サイズの低減
      • 5 × 5mm の小型パッケージ
      • 開ループ・デバイスと比べて少ない受動部品数
      • ほとんどのアプリケーションでは、大きな電解コンデンサや大型のインダクタが不要

2 アプリケーション

  • スマート・スピーカー (音声アシスタント付き)
  • ワイヤレス、Bluetooth スピーカー
  • DTV、HDTV、UHD、および汎用モニタ
  • サウンドバーおよびサブウーファー、ノートブック、PC スピーカー

3 概要

TAS5825M は、内蔵オーディオ・プロセッサを搭載し、最高 192kHz をサポートする、高性能の閉ループ Class-D ステレオ・アンプです。

この強力なオーディオ DSP コアは、2 × 15 BQ、3 バンド DRC、フルバンド AGL (自動ゲイン・リミッタ)、スマート・アンプ・アルゴリズム (熱およびエクスカーション保護)、低音強調、スペーシャライザ、THD マネージャ、PVDD トラッキング、サーマル・フォールドバックなどの高度なオーディオ処理をサポートしています。TAS5825M は、入力サンプル・レートを検出して入力サンプルを DSP ターゲット・サンプル・レートに自動変換するとともに、オーディオ・アーティファクトを回避できる、内蔵 SRC (サンプル・レート・コンバータ) が搭載された、48kHz または 96kHz アーキテクチャを備えています。

デバイス情報
部品番号パッケージ(1)本体サイズ (公称)
TAS5825MVQFN (32) RHB5.00mm × 5.00mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-ECBE2B17-E4A9-4407-BDCC-FB16423E6A00-low.gif

4 Revision History

Changes from Revision G (July 2020) to Revision H (January 2023)

  • SPI に言及している場合、すべての旧式の用語をコントローラおよびペリフェラルに変更Go
  • SPI に言及している場合、すべての旧式の用語を POCI および PICO に変更Go
  • Changed figures in Typical Characteristics sectionGo

Changes from Revision F (October 2019) to Revision G (July 2020)

  • Changed capacitor values from 0.22 µF to 0.47 µF in the Bootstrap Capacitors section Go

Changes from Revision E (October 2019) to Revision F (November 2019)

  • 「特長」と「アプリケーション」を 1 列に収めるために先頭ページの体裁を変更Go

Changes from Revision D (December 2018) to Revision E (October 2019)

  • Added section: Class D Loop Bandwidth and Switching Frequency Setting Go
  • Added NOTE to the Overcurrent Limit (Cycle-By-Cycle) sectionGo
  • Added register: SAP_CTRL3 Register (Offset = 35h) [reset = 0x11] Go
  • Changed capacitor values of C6, C9, C10, and C13 from 0.22 µF to 0.47 µF in Figure 10-1 Go

Changes from Revision C (September 2018) to Revision D (December 2018)

  • Added the Thermal Foldback sectionGo
  • Added Figure 9-14 Go
  • Added Figure 9-15 Go
  • Changed the Inductor Selections sectionGo

Changes from Revision B (August 2018) to Revision C (September 2018)

  • Deleted 001: 260K from Table 9-9 Go

Changes from Revision A (June 2018) to Revision B (August 2018)

  • デバイスのステータスを「事前情報」から「量産データ」に変更Go

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale