このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
動作特性
拡張温度範囲:-40℃~125℃
広い電源電圧範囲:1.65V~5.5V
構成可能マクロセル
2 ビット、3 ビット、および 4 ビットのルックアップ テーブル
D タイプ フリップ フロップおよびラッチ、リセット / セット オプションありとなし
8 ビットのパイプ遅延
カウンタと遅延ジェネレータ
グリッチ除去フィルタまたはエッジ検出器をプログラム可能
発振器
柔軟なデジタル I/O 機能
すべてのデジタル信号を任意の GPIO に配線可能
デジタル入力モード:デジタル入力 (シュミット トリガあり / なし)、低電圧デジタル入力
デジタル出力モード:プッシュプル、オープン ドレイン NMOS、トライステート
開発ツール
InterConnect Studio
TPLD801 評価基板
TPLD プログラミング基板
TPLD801 は、組み合わせ論理、順序論理、アナログ ブロックを内蔵した多用途のプログラマブル ロジック IC に使用される、テキサス・インスツルメンツのプログラマブル ロジック デバイス (TPLD) ファミリのデバイスです。TPLD は、タイミング遅延、電圧モニタ、システム リセット、電源シーケンス IC、I/O エクスパンダなどの共通のシステム機能を実装するための統合型低消費電力ソリューションを提供します。このデバイスは構成可能な I/O 構造を採用しているため、混合信号環境で互換性を拡張し、必要な個別部品の数を減らすことができます。
システム設計者は、不揮発性メモリを一時的にエミュレートするか、InterConnect Studio を通じてワンタイム プログラマブル (OTP) を永続的にプログラミングすることにより、回路を作成し、マクロセル、I/O ピン、および相互接続を構成できます。TPLD801 はハードウェアおよびソフトウェアのエコシステムによってサポートされており、アプリケーション ノート、リファレンス デザイン、設計例が提供されています。詳細および設計ツールへのアクセスについては、ti.com をご覧ください。
部品番号 | パッケージ (1) | 本体サイズ (公称) |
---|---|---|
TPLD801 | DRL (SOT-5X3、8) | 2.1mm × 1.6 mm |