JAJA560 回路設計

入力	ADC 入力	デジタル出力 ADS7042
VinDiffMin = –20V	CH_x = +10V	7FFF_H または 32767₁₀
VinDiffMax = +20V	CH_x = –10V	8000_H または 32768₁₀

電源
AVDD	DVDD	V_CC (HVDD)	V_SS (HVSS)
5.0 V	3.3 V	+15 V	-15 V

設計の説明

この設計は、高電圧 SAR ADC を駆動して高電圧完全差動信号のデータ収集を実現する設計であり、アンプの電源と入力振幅信号に応じて広い同相電圧範囲をサポートします。一般的な高電圧高精度アンプが差動からシングルエンドへの変換を実行し、最高スループットで±10Vの高電圧SAR ADCシングルエンド入力を駆動します。このようなアプリケーションは、多機能リレー、AC アナログ入力モジュール、鉄道輸送用制御ユニットといった最終機器において一般的です。「部品選定」の値を調整して、さまざまなレベルの差動入力信号、さまざまな ADC データスループットレート、さまざまな帯域幅のアンプに対応できます。

仕様

仕様	OPA827計算結果	OPA827シミュレーション結果	OPA192計算結果	OPA192シミュレーション結果
同相入力電圧範囲(Vdif = ±20V)	±26V	±26 V	±35 V	±35 V
ADC過渡入力電圧セトリング誤差	< 1/2LSB (< 152µV)	0.002 LSB (0.568µV)	< 1/2LSB (< 152µV)	0.006 LSB (1.86µV)
ドライバの位相マージン	> 45°	67.1°	> 45°	68.6°
ADC 入力でのノイズ	14.128µVrms	15.88µVrms	5.699µVrms	6.44µVrms

デザインノート

差動入力信号レベル、ADCの入力電圧範囲の設定に基づいて、アンプのゲインを特定します。これについては「部品選定」で説明します。
同相電圧、入力振幅、電源に基づいて、アンプの線形範囲を特定します。これについては「部品選定」で説明します。
この設計回路では、入力信号の同相電圧を V_InputCM の範囲で任意の値にできます。この範囲の求め方は、OPA827 および OPA192 の「部品選定」に記載します。
歪みを最小限に抑えるために、COGコンデンサを選定します。
適切な精度と低ゲインドリフトを実現し、歪みを最小限に抑えるために、0.1% 20ppm/℃以下の薄膜抵抗を使用します。ゲイン、オフセット、ドリフト、およびノイズの誤差を最小限に抑える方法については、『Statistics Behind Error Analysis』を参照してください。
最高水準のセトリングと AC 性能を実現する Rfilt と Cfilt の選定方法については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。これらの部品の値はアンプの帯域幅、データコンバータのサンプリングレート、データコンバータの設計に依存します。ここに示す値は、この例のアンプとデータコンバータで適切なセトリングと AC 性能を実現します。設計を変更する場合は、別の RC フィルタを選択します。

部品選定

差動入力信号とADCの全入力電圧範囲に基づいてゲインを求めます。
$G a i n_{O P A} = \frac{\pm V_{A D C (r a n g e)}}{\pm V_{D i f I n (r a n g e)}} = \frac{\pm 10 V}{\pm 20 V} = 0.5 V / V$
差動ゲインに応じて標準抵抗値を求めます。アナログ技術者向けカリキュレータ(「Amplifier and Comparator\Find Amplifier Gain」) を使用して Rf/Rg 比の標準値を求めます。
$G a i n_{O P A} = \frac{R_{f}}{R_{g}} = \frac{5.05 k Ω}{10.1 k Ω} = 0.5$
線形動作に対応するアンプの最大 / 最小入力電圧 (すなわちアンプの同相電圧範囲 V_{cm_amp}) を求めます。この例では、OPA827を使用します。
$V_{-} + 3 V < V_{c m_o p a} < V_{+} - 3 V from the OPA827 common mode specification$
$- 12 V < V_{c m_o p a} < 12 V f o r \pm 15 V s u p p l i e s$
アンプの入力電圧範囲と上記の設定に基づいて、最大同相電圧範囲を計算します。V_{cm_opa}、V_InputCM、V_dif と回路の関係をよく理解するには、p.1 の回路図を参照してください。
$V_{c m_o p a} = (V_{I n p u t C M} \pm \frac{V_{d i f}}{2}) \cdot (\frac{R_{f}}{R_{f} + R_{g}})$
$V_{c m_o p a M i n} \cdot (\frac{R_{f} + R_{g}}{R_{f}}) + \frac{V_{d i f}}{2} < V_{I n p u t C M} < V_{c m_o p a M a x} \cdot (\frac{R_{f} + R_{g}}{R_{f}}) - \frac{V_{d i f}}{2}$
アンプの入力同相電圧範囲 V_InputCM の式を解きます。この例(OPA827)では、差動入力電圧±20Vで同相入力電圧範囲は±26Vになります。同じ方法をOPA192に用いると、差動入力電圧±20Vで同相電圧範囲は±35Vになります。この同相電圧範囲を超えると、信号に歪みが生じます。なお、この同相電圧範囲は±15V電源を採用して計算しました。同相電圧範囲は、電源電圧範囲を広げることによって (最大 ±18V) 拡大できます。
$V_{c m_o p a M i n} \cdot (\frac{R_{f} + R_{g}}{R_{f}}) + \frac{V_{d i f}}{2} < V_{I n p u t C M} < V_{c m_o p a M a x} \cdot (\frac{R_{f} + R_{g}}{R_{f}}) - \frac{V_{d i f}}{2}$
$(- 12 V) \cdot (\frac{5.05 k Ω + 10.1 k Ω}{5.05 k Ω}) + \frac{20 V}{2} < V_{I n p u t C M} < (12 V) \cdot (\frac{5.05 k Ω + 10.1 k Ω}{5.05 k Ω}) - \frac{20 V}{2}$
$- 26 V < V_{I n p u t C M} < 26 V$
希望の閉ループ帯域幅を実現する Cf 値を求めます。この例では、10kHz の帯域幅が必要になります。なお、閉ループ帯域幅はセトリングに影響するため、帯域幅を調整する場合には、電荷バケツフィルタの設定 (C_filt と R_filt) を確認する必要があります。
$C_{f} = \frac{1}{2 \cdot π \cdot R_{f} \cdot f_{c}} = \frac{1}{2 \cdot π \cdot (5.05 k Ω) \cdot (10 k H z)} = 3.1 n F o r 3 n F s \tan d a r d v a l u e$
TINA SPICE と『Introduction to SAR ADC Front-End Component Selection』に記載する方法により、Cfilt と Rfilt の値を求めます。本書に示す Rfilt と Cfilt の値はこれらの回路では機能しますが、異なるアンプや異なるゲイン設定を採用する場合は、TINA SPICE を使用して新たに値を求める必要があります。

DC 伝達特性

以下のグラフに、–20V～+20V の差動入力に対する出力の線形応答を示します。ADC の入力電圧範囲 (FSR) は、オペアンプの線形範囲内に収まっています。この件の詳しい理論については、『オペアンプ使用時の逐次比較型 (SAR) ADC の線形範囲の決定』を参照してください。

AC 伝達特性

帯域幅のシミュレーション結果は 10.58kHz であり、ゲインは -6.038dB (線形ゲインは 0.5V/V) です。この件の詳細については、『Op Amps: Bandwidth 1』ビデオを参照してください。

高サンプリングレート (ADS8568＋OPA827 で 510ksps) での ADC 過渡入力電圧セトリングシミュレーション

以下のシミュレーションは、OPA827 による 20V DC 入力信号のセトリングを示しています。このようなシミュレーションは、LSBの1/2 (152µV)以内になるようにサンプル/ホールドキックバック回路が適正に選定されていることを示します。この件の詳しい理論については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。

低サンプリングレート (ADS8568＋OPA192 で 200ksps) での ADC 過渡入力電圧セトリングシミュレーション

以下のシミュレーションは、OPA192 による 20V DC 入力信号のセトリングを示しています。このようなシミュレーションは、LSBの1/2 (152µV)以内になるようにサンプル/ホールドキックバック回路が適正に選定されていることを示します。

ノイズ計算

ここでは、抵抗ノイズを含む全ノイズ解析を行います。また、f_c を下回るノイズ (ノイズゲイン＝1.5) と f_c を上回るノイズ (ノイズゲイン＝1) に着目します。この例では、広帯域アンプのノイズが支配的であることから、抵抗はさほど影響しません。しかし多くの場合、抵抗ノイズは重要であるため、全ノイズ計算を行います。この件の詳しい理論については、『Calculating the Total Noise for ADC Systems』および『Op Amps: Noise 1』を参照してください。

帰還ループの帯域幅:

$f_{c} = \frac{1}{2 \cdot π \cdot R_{f} \cdot C_{f}} = \frac{1}{2 \cdot π \cdot (5.05 kΩ) \cdot (3 nF)} = 10.6 k H z$

OPA827 のノイズ：3.8nV/rtHz

$E_{n_a m p 1} = e_{n_827} \cdot \sqrt{K_{n} \cdot f_{c}} = (3.8 n V / \sqrt{H z}) \cdot \sqrt{(1.57) \cdot (10.6 k H z)} = 490 n V r m s$

帰還ループ (R_f1 と R_g1) および RC 非反転入力 (R_f2 と R_g2) の熱ノイズ密度

$R_{e q} = R_{f} | | R_{g} = \frac{R_{f} \cdot R_{g}}{R_{f} + R_{g}} = \frac{(5.05 k Ω) \cdot (10.1 k Ω)}{5.05 k Ω + 10.1 k Ω} = 3.37 k Ω$

$e_{n_f e e d b a c k} = \sqrt{4 \cdot K_{n} \cdot T_{K} \cdot R_{e q}} = \sqrt{4 \cdot (1.38 \cdot 10^{- 23}) \cdot (298) \cdot (3.37 k Ω)} = 7.4 n V / \sqrt{H z}$

$E_{n_f e e d b a c k} = e_{n_f e e d b a c k} \cdot \sqrt{K_{n} \cdot f_{c}} = (7.4 n V / \sqrt{H z}) \cdot \sqrt{(1.57) \cdot (10.6 k H z)} = 0.955 μ V r m s$

非反転入力の抵抗のノイズは、帰還抵抗のノイズと同じです。

$E_{n_i n p u t} = E_{n_f e e d b a c k} = 0.955 μ V r m s$

アンプの出力を基準とした総ノイズ(ゲイン):

$E_{n_b e l o w_f c} = (G_{n}) \sqrt{{E_{n_a m p 1}}^{2} + {E_{n_f e e d b a c k}}^{2} + {E_{n_i n p u t}}^{2}}$

$E_{n_b e l o w_f c} = (1.5) \sqrt{(0.49 μ V)^{2} + (0.995 μ V)^{2} + (0.995 μ V)^{2}} = 2.155 μ V r m s$

fcを上回るノイズは出力フィルタ(下記カットオフ)によって制限されます。

$f_{o u t p u t} = \frac{1}{2 \cdot π \cdot R_{f i l t} \cdot C_{f i l t}} = \frac{1}{2 \cdot π \cdot (49.9 Ω) \cdot (370 p F)} = 8.6 M H z$

$E_{n_a b o v e_f c} = e_{n_827} \cdot \sqrt{K_{n} \cdot f_{o u t p u t}} = (2.8 n V / \sqrt{H z}) \cdot \sqrt{(1.57) \cdot (8.6 M H z)} = 13.963 μ V$

ADCの入力に印加される総ノイズ:

$E_{n_t o t a l} = \sqrt{{E_{n_b e l o w_f c}}^{2} + {E_{n_a b o v e_f c}}^{2}} = \sqrt{(2.155 μ V)^{2} + (13.963 μ V)^{2}} = 14.128 μ V r m s$

ノイズシミュレーション

シミュレーション結果は計算結果とほぼ一致しています(シミュレーション結果＝15.88µVrms、計算結果＝14.128µVrms)。

安定性シミュレーション

回路を駆動するこのOPA827の位相マージンは67.1°なので、45°超という要件を満たしており、安定しています。安定性解析の詳しい理論については、『オペアンプ：安定性 1』を参照してください。

使用デバイス

デバイス	主な特長	リンク	類似デバイス
ADS8568 ⁽¹⁾	16 ビット、8 チャネル同時サンプリング、バイポーラ入力 SAR ADC	www.ti.com/product/ADS8568	www.ti.com/adcs
OPA827	低ノイズ、高精度、JFET入力オペアンプ	www.ti.com/product/OPA827	www.tij.co.jp/opamp
OPA192	高電圧、レールツーレール入出力、5μV、0.2μV/℃、高精度オペアンプ	www.ti.com/product/OPA192	www.tij.co.jp/opamp

(1) ADS8568には大半の設計要件を満たす高精度基準電圧が内蔵されていますが、ADS8568にはすべてのADCチャネルペアに対応する基準電圧バッファが内蔵されているため、バッファなしで外付けのREF5050を直接接続できます。また REF5050 は、高精度 SAR アプリケーションで必要とされる低ノイズ低ドリフトという特長を備えています。CMRR (同相信号除去比)をバランスするようにC1を追加します。ADCのデータシートで規定されている最高水準の性能を実現するには、クリーンなアナログ電源が必要です。

設計の参照資料

テキサス・インスツルメンツの総合的な回路ライブラリについては、『アナログエンジニア向け回路クックブック』を参照してください。

主要なファイルへのリンク (TINA)

この回路の設計ファイル – http://www.ti.com/lit/zip/sbac180

高電圧 SAR (逐次比較型) ADC の駆動回路、高電圧、真の差動形式の信号収集向け

高電圧 SAR (逐次比較型) ADC の駆動回路、高電圧、真の差動形式の信号収集向け

設計の説明

仕様

デザインノート

部品選定

DC 伝達特性

AC 伝達特性

高サンプリングレート (ADS8568＋OPA827 で 510ksps) での ADC 過渡入力電圧セトリングシミュレーション

低サンプリングレート (ADS8568＋OPA192 で 200ksps) での ADC 過渡入力電圧セトリングシミュレーション

ノイズ計算

ノイズシミュレーション

安定性シミュレーション

使用デバイス

設計の参照資料

主要なファイルへのリンク (TINA)

商標

高電圧 SAR (逐次比較型) ADC の駆動回路、高電圧、真の差動形式の信号収集向け

高電圧 SAR (逐次比較型) ADC の駆動回路、高電圧、真の差動形式の信号収集向け

設計の説明

仕様

デザイン ノート

部品選定

DC 伝達特性

AC 伝達特性

高サンプリング レート (ADS8568＋OPA827 で 510ksps) での ADC 過渡入力電圧セトリング シミュレーション

低サンプリング レート (ADS8568＋OPA192 で 200ksps) での ADC 過渡入力電圧セトリング シミュレーション

ノイズ計算

ノイズ シミュレーション

安定性シミュレーション

使用デバイス

設計の参照資料

主要なファイルへのリンク (TINA)

商標

デザインノート

高サンプリングレート (ADS8568＋OPA827 で 510ksps) での ADC 過渡入力電圧セトリングシミュレーション

低サンプリングレート (ADS8568＋OPA192 で 200ksps) での ADC 過渡入力電圧セトリングシミュレーション

ノイズシミュレーション