JAJS963E August   2002  – March 2024 DS90LT012A , DS90LV012A

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 概要
4. 3 ピン構成および機能
5. 4 仕様
   1. 4.1 絶対最大定格
   2. 4.2 推奨動作条件
   3. 4.3 電気的特性
   4. 4.4 スイッチング特性
6. 5 パラメータ測定情報
7. 6 詳細説明
   1. 6.1 機能ブロック図
   2. 6.2 機能説明
      1. 6.2.1 終端
      2. 6.2.2 スレッショルド
      3. 6.2.3 フェイルセーフ機能
      4. 6.2.4 LVDS 伝送ラインのプローブ
   3. 6.3 デバイスの機能モード
8. 7 アプリケーションと実装
   1. 7.1 アプリケーション情報
   2. 7.2 代表的なアプリケーション
9. 8 電源に関する推奨事項
10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 差動トレース
    3. 9.3 ケーブルとコネクタ、一般的なコメント
11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
12. 11改訂履歴
13. 12メカニカル、パッケージ、および注文情報

DS90LV012A/DS90LT012A3V LVDS シングル CMOS 差動ライン レシーバ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード