• Menu
  • Product
  • Email
  • PDF
  • Order now

  • ISO782xLL 高性能、8000VPK強化絶縁デュアルLVDSバッファ

    • JAJSCT7A March   2016  – August 2016 ISO7820LL , ISO7821LL

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • ISO782xLL 高性能、8000VPK強化絶縁デュアルLVDSバッファ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Power Ratings
    6. 6.6  Insulation Specifications
    7. 6.7  Safety-Related Certifications
    8. 6.8  Safety Limiting Values
    9. 6.9  DC Electrical Characteristics
    10. 6.10 DC Supply Current Characteristics
    11. 6.11 Switching Characteristics
    12. 6.12 Insulation Characteristics Curves
    13. 6.13 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
      1. 8.4.1 Device I/O Schematics
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Electromagnetic Compatibility (EMC) Considerations
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 PCB Material
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 コミュニティ・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報
  14. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

ISO782xLL 高性能、8000VPK強化絶縁デュアルLVDSバッファ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • TIA/EIA-644-A LVDS標準に準拠
  • 信号速度: 最大100Mbps
  • 広い電源電圧範囲: 2.25V～5.5V
  • 広い温度範囲: 周囲温度-55℃～+125℃
  • 低消費電力: 100Mbpsでチャネルごとの標準値
    • 9.3mA (ISO7820LL)
    • 9.5mA (ISO7821LL)
  • 低い伝搬遅延: 17ns (標準値)
  • 業界最先端のCMTI (最小値): ±100kV/μs
  • 堅牢な電磁気互換性(EMC)
  • システム・レベルでのESD、EFT、サージ耐性
  • 低い放射
  • 絶縁バリアの寿命: 40年以上
  • ワイド・ボディ、および超ワイド・ボディのSOIC-16パッケージ・オプション
  • 絶縁サージ耐久電圧12800VPK
  • 安全関連の認定
    • 8000VPKの、DIN V VDE V 0884-10 (VDE V 0884-10):2006-12準拠の強化絶縁
    • UL 1577に準拠した絶縁耐圧: 5700VRMS (1分間)
    • CSA Component Acceptance Notice 5A、IEC-60950-1、およびIEC 60601-1最終機器標準
    • EN 61010-1およびEN 60950-1準拠のTUV認定
    • GB4943.1-2011 CQC認定
    • すべての認定は計画中

2 アプリケーション

  • モーター制御
  • 試験/測定機器
  • 産業用オートメーション
  • 医療用機器
  • 通信システム

3 概要

ISO782xLLファミリのデバイスは高性能の絶縁されたデュアルLVDSバッファで、8000VPKの絶縁耐圧があります。このデバイスは、高い電磁気耐性、低い放射、低い消費電力を実現し、同時にLVDSバス信号が絶縁されています。それぞれの絶縁チャネルにはLVDS受信および送信バッファがあり、二酸化シリコン(SiO2)絶縁バリアにより分離されています。

ISO7820LLデバイスには、2つの順方向チャネルがあります。ISO7821LLデバイスには、1つの順方向チャネルと1つの逆方向チャネルがあります。

革新的なチップ設計およびレイアウト技法により、ISO782xLLファミリのデバイスは電磁環境適合性が大幅に強化されているため、システム・レベルのESD、EFT、サージ、および放射に関するコンプライアンスを簡単に実現できます。

ISO782xLLファミリのデバイスは、16ピンのSOICワイド・ボディ(DW)パッケージと、超ワイド・ボディ(DWW)パッケージで供給されます。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
ISO7820LL
ISO7821LL		 DW (16) 10.30mm×7.50mm
DWW (16) 10.30mm×14.00mm
  1. 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。

概略回路図

ISO7820LL ISO7821LL alt_sllset8.gif
VCCIおよびGNDIは、それぞれ入力チャネルの電源およびグランド接続です。
VCCOおよびGNDOは、それぞれ出力チャネルの電源およびグランド接続です。

4 改訂履歴

Changes from * Revision (March 2016) to A Revision

  • Changed データシートの完全版をリリース、デバイスの状態を製品プレビューから量産データへGo

5 Pin Configuration and Functions

ISO7820LL DW and DWW Packages
16-Pin SOIC
Top View
ISO7820LL ISO7821LL po_iso7820ll_sllset8.gif
ISO7821LL DW and DWW Packages
16-Pin SOIC
Top View
ISO7820LL ISO7821LL po_iso7821llx_sllset5.gif

Pin Functions

PIN I/O DESCRIPTION
NAME NO.
ISO7820LL ISO7821LL
EN1 — 7 I Output enable 1. Output pins on side 1 are enabled when EN1 is high or open and in high impedance state when EN1 is low.
EN2 10 10 I Output enable 2. Output pins on side 2 are enabled when EN2 is high or open and in high impedance state when EN2 is low.
GND1 2 2 — Ground connection for VCC1
8 8
GND2 9 9 — Ground connection for VCC2
15 15
INA+ 3 3 I Positive differential input, channel A
INA– 4 4 I Negative differential input, channel A
INB+ 6 11 I Positive differential input, channel B
INB– 5 12 I Negative differential input, channel B
NC 7 — — Not connected
OUTA+ 14 14 O Positive differential output, channel A
OUTA– 13 13 O Negative differential output, channel A
OUTB+ 11 6 O Positive differential output, channel B
OUTB– 12 5 O Negative differential output, channel B
VCC1 1 1 — Power supply, side 1, VCC1
VCC2 16 16 — Power supply, side 2, VCC2

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale