• Menu
  • Product
  • Email
  • PDF
  • Order now

  • IWR1642 シングルチップ、76～81GHzミリ波センサ

    • JAJSE44B May   2017  – April 2018 IWR1642

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • IWR1642 シングルチップ、76～81GHzミリ波センサ
  1. 1 デバイスの概要
    1. 1.1 特長
    2. 1.2 アプリケーション
    3. 1.3 概要
    4. 1.4 機能ブロック図
  2. 2 改訂履歴
  3. 3 Device Comparison
    1. 3.1 Related Products
  4. 4 Terminal Configuration and Functions
    1. 4.1 Pin Diagram
    2. 4.2 Pin Attributes
      1. Table 4-3 PAD IO Register Bit Descriptions
    3. 4.3 Signal Descriptions
      1. Table 4-4 Signal Descriptions - Digital
      2. Table 4-5 Signal Descriptions - Analog
    4. 4.4 Pin Multiplexing
  5. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Power-On Hours (POH)
    4. 5.4  Recommended Operating Conditions
    5. 5.5  Power Supply Specifications
    6. 5.6  Power Consumption Summary
    7. 5.7  RF Specification
    8. 5.8  CPU Specifications
    9. 5.9  Thermal Resistance Characteristics for FCBGA Package [ABL0161]
    10. 5.10 Timing and Switching Characteristics
      1. 5.10.1  Power Supply Sequencing and Reset Timing
      2. 5.10.2  Input Clocks and Oscillators
        1. 5.10.2.1 Clock Specifications
      3. 5.10.3  Multibuffered / Standard Serial Peripheral Interface (MibSPI)
        1. 5.10.3.1 Peripheral Description
        2. 5.10.3.2 MibSPI Transmit and Receive RAM Organization
          1. Table 5-7  SPI Timing Conditions
          2. Table 5-8  SPI Master Mode Switching Parameters (CLOCK PHASE = 0, SPICLK = output, SPISIMO = output, and SPISOMI = input)
          3. Table 5-9  SPI Master Mode Input Timing Requirements (CLOCK PHASE = 0, SPICLK = output, SPISIMO = output, and SPISOMI = input)
          4. Table 5-10 SPI Master Mode Switching Parameters (CLOCK PHASE = 1, SPICLK = output, SPISIMO = output, and SPISOMI = input)
          5. Table 5-11 SPI Master Mode Input Requirements (CLOCK PHASE = 1, SPICLK = output, SPISIMO = output, and SPISOMI = input)
        3. 5.10.3.3 SPI Slave Mode I/O Timings
          1. Table 5-12 SPI Slave Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output)
          2. Table 5-13 SPI Slave Mode Timing Requirements (SPICLK = input, SPISIMO = input, and SPISOMI = output)
        4. 5.10.3.4 Typical Interface Protocol Diagram (Slave Mode)
      4. 5.10.4  LVDS Interface Configuration
        1. 5.10.4.1 LVDS Interface Timings
      5. 5.10.5  General-Purpose Input/Output
        1. Table 5-15 Switching Characteristics for Output Timing versus Load Capacitance (CL)
      6. 5.10.6  Controller Area Network Interface (DCAN)
        1. Table 5-16 Dynamic Characteristics for the DCANx TX and RX Pins
      7. 5.10.7  Serial Communication Interface (SCI)
        1. Table 5-17 SCI Timing Requirements
      8. 5.10.8  Inter-Integrated Circuit Interface (I2C)
        1. Table 5-18 I2C Timing Requirements
      9. 5.10.9  Quad Serial Peripheral Interface (QSPI)
        1. Table 5-19 QSPI Timing Conditions
        2. Table 5-20 Timing Requirements for QSPI Input (Read) Timings
        3. Table 5-21 QSPI Switching Characteristics
      10. 5.10.10 ETM Trace Interface
        1. Table 5-22 ETMTRACE Timing Conditions
        2. Table 5-23 ETM TRACE Switching Characteristics
      11. 5.10.11 Data Modification Module (DMM)
        1. Table 5-24 DMM Timing Requirements
      12. 5.10.12 JTAG Interface
        1. Table 5-25 JTAG Timing Conditions
        2. Table 5-26 Timing Requirements for IEEE 1149.1 JTAG
        3. Table 5-27 Switching Characteristics Over Recommended Operating Conditions for IEEE 1149.1 JTAG
  6. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Subsystems
      1. 6.3.1 RF and Analog Subsystem
        1. 6.3.1.1 Clock Subsystem
        2. 6.3.1.2 Transmit Subsystem
        3. 6.3.1.3 Receive Subsystem
      2. 6.3.2 Processor Subsystem
      3. 6.3.3 Host Interface
      4. 6.3.4 Master Subsystem Cortex-R4F Memory Map
      5. 6.3.5 DSP Subsystem Memory Map
    4. 6.4 Other Subsystems
      1. 6.4.1 ADC Channels (Service) for User Application
        1. Table 6-3 GP-ADC Parameter
  7. 7 Monitoring and Diagnostics
    1. 7.1 Monitoring and Diagnostic Mechanisms
      1. 7.1.1 Error Signaling Module
  8. 8 Applications, Implementation, and Layout
    1. 8.1 Application Information
    2. 8.2 Reference Schematic
    3. 8.3 Layout
      1. 8.3.1 Layout Guidelines
      2. 8.3.2 Layout Example
      3. 8.3.3 Stackup Details
  9. 9 Device and Documentation Support
    1. 9.1 Device Nomenclature
    2. 9.2 Tools and Software
    3. 9.3 Documentation Support
    4. 9.4 Community Resources
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 Export Control Notice
    8. 9.8 Glossary
  10. 10Mechanical, Packaging, and Orderable Information
    1. 10.1 Packaging Information
  11. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

IWR1642 シングルチップ、76～81GHzミリ波センサ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 デバイスの概要

1.1 特長

  • FMCWトランシーバ
    • PLL、トランスミッタ、レシーバ、ベースバンド、ADCを内蔵
    • 76～81GHz帯で連続帯域幅4GHz
    • 4つの受信チャネル
    • 2つの送信チャネル
    • フラクショナルN PLLを使用した超高精度のチャープ(タイミング)エンジン
    • TX電力: 12.5dBm
    • RXノイズ指数:
      • 14dB (76～77GHz)
      • 15dB (77～81GHz)
    • 1MHzでの位相ノイズ:
      • －95dBc/Hz (76～77GHz)
      • －93dBc/Hz (77～81GHz)
  • 較正および自己テスト(監視機能)を内蔵
    • ARM®Cortex®-R4Fを搭載した無線制御システム
    • 内蔵ファームウェア(ROM)
    • 周波数および温度での自己較正システム
  • FMCW信号処理用のC674x DSP
  • オンチップ・メモリ: 1.5MB
  • Cortex-R4Fマイクロコントローラによる物体の追跡、分類、インターフェイス制御
    • 自律モード(QSPIフラッシュ・メモリからのユーザー・アプリケーションのロード)をサポート
  • ECC付き内部メモリ
  • 内蔵ペリフェラル
    • 最大6つのADCチャネル
    • 最大2つのSPIチャネル
    • 最大2つのUART
    • CANインターフェイス
    • I2C
    • GPIO
    • 未加工ADCデータとデバッグ用の2レーンLVDSインターフェイス
  • IWR1642の高度な機能
    • ホスト・プロセッサの介在を伴わない組み込み自己監視機能
    • 複素ベースバンド・アーキテクチャ
    • 内蔵された干渉検出機能
  • 電源管理
    • 内蔵されたLDOネットワークによりPSRRの向上を実現
    • I/Oがデュアル電圧3.3V/1.8Vに対応
  • クロック・ソース
    • 40MHzの外部発振器をサポート
    • 40MHzの外部駆動クロック(方形波/正弦波)をサポート
    • 負荷コンデンサ付きの40MHzの水晶振動子接続をサポート
  • ハードウェア設計が簡単
    • 0.65mmピッチ、161ピン、10.4mm×10.4mmのフリップチップBGAパッケージにより組み立てが簡単で、低コストのPCBを設計可能
    • 小型ソリューション
  • 動作条件
    • 接合部温度範囲: －40℃～105℃

1.2 アプリケーション

  • 範囲/速度/角度測定用の産業用センサ
  • タンクレベル・プロービング・レーダー
  • 変位検出
  • フィールド・トランスミッタ
  • 交通監視
  • 近接センシング
  • セキュリティと監視
  • ファクトリ・オートメーション・セーフティ・ガード
  • 人数計測
  • 動作検出
IWR1642 app_diagram_swrs212.gifFigure 1-1 産業アプリケーション用の自律センサ

1.3 概要

IWR1642は、FMCWレーダー・テクノロジを採用した統合型シングルチップ・ミリ波センサであり、最高4GHzの連続チャープにより76～81GHz帯で動作可能です。TIの低消費電力45nm RFCMOSプロセスで製造されるこのソリューションは、超小型のフォームファクタで、かつてないレベルの統合を実現しています。IWR1642は、ビルディング・オートメーション、ファクトリ・オートメーション、ドローン、マテリアル・ハンドリング、交通監視、サーベイランスといった産業アプリケーションにおける、低消費電力で自己監視機能を備えた、超高精度の産業用レーダー・システムに最適なソリューションです。

自己完結型のシングルチップ・ソリューションであることから、76～81GHz帯のミリ波センサを簡単に実装できます。PLLおよびA/Dコンバータを内蔵する2TX/4RXシステムのモノリシック実装を実現しています。また、IWR1642にはDSPサブシステムが統合され、レーダー信号処理用にTIの高性能C674x DSPが内蔵されています。フロントエンドの構成、制御、較正用にARM R4Fプロセッサ・サブシステムも内蔵されています。プログラミング・モデルを変更するだけで、さまざまなセンサを実装でき、マルチモード・センサの実装においては動的再構成にも対応します。また、リファレンス・ハードウェア・デザイン、ソフトウェア・ドライバ、サンプル構成、APIガイド、トレーニング、ユーザー・マニュアルを含む、完全なプラットフォーム・ソリューションとして供給されます。

製品情報(1)

型番 パッケージ 本体サイズ
IWR1642AQAGABL (トレイ) FCBGA (161) 10.4mm×10.4mm
IWR1642AQAGABLR (テープ・アンド・リール)
(1) 詳細については、Section 10、「メカニカル、パッケージ、および注文情報」を参照してください。

1.4 機能ブロック図

IWR1642 fbd_swrs212.gif

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale