• Menu
  • Product
  • Email
  • PDF
  • Order now

  • LP8758-E0 4出力の同期整流降圧型DC-DCコンバータ

    • JAJSG84B January   2016  – June 2018 LP8758-E0

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • LP8758-E0 4出力の同期整流降圧型DC-DCコンバータ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      概略回路図
      2.      効率と出力電流との関係
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 I2C Serial Bus Timing Requirements
    7. 6.7 Switching Characteristics
    8. 6.8 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
      1. 7.1.1 Buck Information
        1. 7.1.1.1 Operating Modes
        2. 7.1.1.2 Programmability
        3. 7.1.1.3 Features
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Overview
        1. 7.3.1.1 Transition between PWM and PFM Modes
        2. 7.3.1.2 Buck Converter Load Current Measurement
        3. 7.3.1.3 Spread-Spectrum Mode
      2. 7.3.2 Power-Up
      3. 7.3.3 Regulator Control
        1. 7.3.3.1 Enabling and Disabling
        2. 7.3.3.2 Changing Output Voltage
      4. 7.3.4 Device Reset Scenarios
      5. 7.3.5 Diagnosis and Protection Features
        1. 7.3.5.1 Warnings for Diagnosis (Interrupt)
          1. 7.3.5.1.1 Output Current Limit
          2. 7.3.5.1.2 Thermal Warning
        2. 7.3.5.2 Protection (Regulator Disable)
          1. 7.3.5.2.1 Short-Circuit and Overload Protection
          2. 7.3.5.2.2 Thermal Shutdown
        3. 7.3.5.3 Fault (Power Down)
          1. 7.3.5.3.1 Undervoltage Lockout
      6. 7.3.6 Digital Signal Filtering
    4. 7.4 Device Functional Modes
      1. 7.4.1 Modes of Operation
    5. 7.5 Programming
      1. 7.5.1 I2C-Compatible Interface
        1. 7.5.1.1 Data Validity
        2. 7.5.1.2 Start and Stop Conditions
        3. 7.5.1.3 Transferring Data
        4. 7.5.1.4 I2C-Compatible Chip Address
        5. 7.5.1.5 Auto Increment Feature
    6. 7.6 Register Maps
      1. 7.6.1 Register Descriptions
        1. 7.6.1.1  OTP_REV
        2. 7.6.1.2  BUCK0_CTRL1
        3. 7.6.1.3  BUCK0_CTRL2
        4. 7.6.1.4  BUCK1_CTRL1
        5. 7.6.1.5  BUCK1_CTRL2
        6. 7.6.1.6  BUCK2_CTRL1
        7. 7.6.1.7  BUCK2_CTRL2
        8. 7.6.1.8  BUCK3_CTRL1
        9. 7.6.1.9  BUCK3_CTRL2
        10. 7.6.1.10 BUCK0_VOUT
        11. 7.6.1.11 BUCK0_FLOOR_VOUT
        12. 7.6.1.12 BUCK1_VOUT
        13. 7.6.1.13 BUCK1_FLOOR_VOUT
        14. 7.6.1.14 BUCK2_VOUT
        15. 7.6.1.15 BUCK2_FLOOR_VOUT
        16. 7.6.1.16 BUCK3_VOUT
        17. 7.6.1.17 BUCK3_FLOOR_VOUT
        18. 7.6.1.18 BUCK0_DELAY
        19. 7.6.1.19 BUCK1_DELAY
        20. 7.6.1.20 BUCK2_DELAY
        21. 7.6.1.21 BUCK3_DELAY
        22. 7.6.1.22 RESET
        23. 7.6.1.23 CONFIG
        24. 7.6.1.24 INT_TOP
        25. 7.6.1.25 INT_BUCK_0_1
        26. 7.6.1.26 INT_BUCK_2_3
        27. 7.6.1.27 TOP_STAT
        28. 7.6.1.28 BUCK_0_1_STAT
        29. 7.6.1.29 BUCK_2_3_STAT
        30. 7.6.1.30 TOP_MASK
        31. 7.6.1.31 BUCK_0_1_MASK
        32. 7.6.1.32 BUCK_2_3_MASK
        33. 7.6.1.33 SEL_I_LOAD
        34. 7.6.1.34 I_LOAD_2
        35. 7.6.1.35 I_LOAD_1
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Application Components
          1. 8.2.2.1.1 Inductor Selection
          2. 8.2.2.1.2 Input Capacitor Selection
          3. 8.2.2.1.3 Output Capacitor Selection
      3. 8.2.3 Application Curves
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 デベロッパー・ネットワークの製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 コミュニティ・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

LP8758-E0 4出力の同期整流降圧型DC-DCコンバータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 完全に統合されたクワッド降圧コンバータ、降圧コンバータ・コアごとに最大4Aの最大出力電流をプログラム可能
    • PWM-PFM自動切換え動作と強制PWM動作
    • 出力電圧スルー・レートを30mV/µs～0.5mV/µsの範囲でプログラム可能
    • 入力電圧範囲: 2.5V～5.5V
    • VOUT範囲：0.5V～3.36V （DVS付き）
  • プログラム可能なスタートアップおよびシャットダウン・シーケンス（イネーブル信号に同期）
  • I2C互換インターフェイスのStandard (100kHz)、Fast (400kHz)、Fast+ (1MHz)、High-Speed (3.4MHz)モードをサポート
  • マスクをプログラム可能な割り込み機能
  • 負荷電流測定
  • 出力短絡および過負荷保護
  • 拡散スペクトラム・モードによるEMI低減
  • 4つの降圧コアは互いに90°異なる位相で動作するため、入力リップル電流が減少
  • 過熱警告および保護
  • 低電圧誤動作防止(UVLO)

2 アプリケーション

  • スマートフォン、電子書籍、タブレット
  • ネットワーク・プロセッサ・カード(NPC)、ワイヤレスおよびDSLモデム
  • ソリッド・ステート・ドライブ
  • ゲーム機

3 概要

LP8758-E0デバイスは、携帯電話やネットワーク・カードなどのアプリケーションで使用される低消費電力プロセッサの電力管理要件を満たすよう設計されています。このデバイスには、4つの降圧DC-DCコンバータ・コアが内蔵されており、4つの出力電圧レールを供給します。このデバイスは、I2C互換のシリアル・インターフェイスにより制御されます。

PWM-PFMの自動切換え（AUTOモード）動作により、広い出力電流範囲にわたって効率を最大化します。

LP8758-E0は、ハードウェア・イネーブル入力信号に同期したプログラム可能なスタートアップおよびシャットダウン・シーケンスをサポートしています。

保護機能として、短絡保護、電流制限、入力電源UVLO、温度警告およびシャットダウン機能が搭載されています。デバイスのステータス情報のための複数のエラー・フラグが用意されています。さらに、LP8758-E0デバイスは、外付けの電流検出抵抗を追加しないで負荷電流を測定できます。スタートアップ中と電圧変化時に、本デバイスは出力スルー・レートを制御し、出力電圧のオーバーシュートと突入電流を最小化します。

Table 1. 製品情報(1)

型番 デフォルト出力電圧
LP8758-E0 VOUT0 1000 mV
VOUT1 2500 mV
VOUT2 1200 mV
VOUT3 1800 mV
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

Device Images

概略回路図

LP8758-E0 Schem_01_SNVSAC6.gif

効率と出力電流との関係

LP8758-E0 D038_snvsac6.gif
VOUT設定 = 1.8Vおよび2.5V

4 改訂履歴

Changes from A Revision (January 2016) to B Revision

  • Changed NRST MIN value from "1.65 V" to "0 V"; and NRST and ENx, SDA, SCL, nINT MAX values in Recommended Operating Conditions from "1.95 V" to "3.3 V", changed back to 1.65 V and separated I2C max bus speed only for 1.8 VGo

5 Pin Configuration and Functions

YFF Package
35-Pin DSBGA
Top View
LP8758-E0 ballmap_58_top.gif
YFF Package
35-Pin DSBGA
Bottom View
LP8758-E0 ballmap_58_bottom.gif

Pin Functions

PIN TYPE DESCRIPTION
NUMBER NAME
A1, B1 VIN_B1 P Input for Buck1. The separate power pins VIN_Bx are not connected together internally – VIN_Bx pins must be connected together in the application and be locally bypassed.
A2, B2 SW_B1 A Buck1 switch node.
A3, B3, C3 PGND_B01 G Power Ground for Buck0 and Buck1.
A4, B4 SW_B0 A Buck0 switch node.
A5, B5 VIN_B0 P Input for Buck0. The separate power pins VIN_Bx are not connected together internally – VIN_Bx pins must be connected together in the application and be locally bypassed.
C1 SGND G Substrate Ground.
C2 FB_B1 A Output voltage feedback for Buck1.
C4 FB_B0 A Output voltage feedback for Buck0.
C5 EN1 D/I Programmable Enable signal for Buck converter core(s). Can be also configured to switch between two output voltage levels.
D1 AGND G Ground.
D2 nINT D/O Open-drain interrupt output. Active LOW.
D3 EN2 D/I Programmable Enable signal for Buck converter core(s). Can be also configured to switch between two output voltage levels.
D4 NRST D/I Reset signal for the device. Can be also used to enable the regulator.
D5 SDA D/I/O Serial interface data input and output for system access. Connect a pullup resistor.
E1 VANA P Supply voltage for Analog and Digital blocks.
E2 FB_B3 A Output voltage feedback for Buck3.
E4 FB_B2 A Output voltage feedback for Buck2.
E5 SCL D/I Serial interface clock input for system access. Connect a pullup resistor.
F1, G1 VIN_B3 P Input for Buck3. The separate power pins VIN_Bx are not connected together internally – VIN_Bx pins must be connected together in the application and be locally bypassed.
F2, G2 SW_B3 A Buck3 switch node.
E3, F3, G3 PGND_B23 G Power Ground for Buck2 and Buck3.
F4, G4 SW_B2 A Buck2 switch node.
F5, G5 VIN_B2 P Input for Buck2. The separate power pins VIN_Bx are not connected together internally - VIN_Bx pins must be connected together in the application and be locally bypassed.
A: Analog Pin, D: Digital Pin, G: Ground Pin, P: Power Pin, I: Input Pin, O: Output Pin

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale