JAJSH11B
November 2014 – August 2019
DS90UB929-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
アプリケーション図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
DC Electrical Characteristics
6.6
AC Electrical Characteristics
6.7
DC And AC Serial Control Bus Characteristics
6.8
Recommended Timing for the Serial Control Bus
6.9
Timing Diagrams
6.10
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
High-Definition Multimedia Interface (HDMI)
7.3.1.1
HDMI Receive Controller
7.3.2
Transition Minimized Differential Signaling
7.3.3
Enhanced Display Data Channel
7.3.4
Extended Display Identification Data (EDID)
7.3.4.1
External Local EDID (EEPROM)
7.3.4.2
Internal EDID (SRAM)
7.3.4.3
External Remote EDID
7.3.4.4
Internal Pre-Programmed EDID
7.3.5
Consumer Electronics Control (CEC)
7.3.6
+5-V Power Signal
7.3.7
Hot Plug Detect (HPD)
7.3.8
High-Speed Forward Channel Data Transfer
7.3.9
Back Channel Data Transfer
7.3.10
Power Down (PDB)
7.3.11
Serial Link Fault Detect
7.3.12
Interrupt Pin (INTB)
7.3.13
Remote Interrupt Pin (REM_INTB)
7.3.14
General-Purpose I/O
7.3.14.1
GPIO[3:0] Configuration
7.3.14.2
GPIO_REG[8:5] Configuration
7.3.15
Backward Compatibility
7.3.16
Audio Modes
7.3.16.1
HDMI Audio
7.3.16.2
DVI I2S Audio Interface
7.3.16.2.1
I2S Transport Modes
7.3.16.2.2
I2S Repeater
7.3.16.3
AUX Audio Channel
7.3.16.4
TDM Audio Interface
7.3.17
Built-In Self Test (BIST)
7.3.17.1
BIST Configuration And Status
7.3.17.2
Forward Channel and Back Channel Error Checking
7.3.18
Internal Pattern Generation
7.3.18.1
Pattern Options
7.3.18.2
Color Modes
7.3.18.3
Video Timing Modes
7.3.18.4
External Timing
7.3.18.5
Pattern Inversion
7.3.18.6
Auto Scrolling
7.3.18.7
Additional Features
7.3.19
Spread Spectrum Clock Tolerance
7.4
Device Functional Modes
7.4.1
Mode Select Configuration Settings (MODE_SEL[1:0])
7.4.2
FPD-Link III Single Link Operation
7.4.3
Frequency Detection Circuit May Reset the FPD-Link III PLL During a Temperature Ramp
7.5
Programming
7.5.1
Serial Control Bus
7.5.2
Multi-Master Arbitration Support
7.5.3
I2C Restrictions on Multi-Master Operation
7.5.4
Multi-Master Access to Device Registers for Newer FPD-Link III Devices
7.5.5
Multi-Master Access to Device Registers for Older FPD-Link III Devices
7.5.6
Restrictions on Control Channel Direction for Multi-Master Operation
7.6
Register Maps
8
Application and Implementation
8.1
Applications Information
8.2
Typical Applications
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
High-Speed Interconnect Guidelines
8.2.3
Application Curves
8.2.3.1
Application Performance Plots
9
Power Supply Recommendations
9.1
Power-Up Requirements and PDB Pin
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
ドキュメントの更新通知を受け取る方法
11.3
商標
11.4
静電気放電に関する注意事項
11.5
Glossary
12
メカニカル、パッケージ、および注文情報
1
特長
車載アプリケーション用に AEC-Q100 認定済み
デバイス温度グレード 2: -40°C~+105°C、T
A
TMDS
クロックとして最高
96MHz に対応し、WXGA および 720p60 または 1080i60
解像度で 24 ビットの色深度をサポート
FPD-Link III 出力
高解像度マルチメディア (HDMI) v1.4b 入力
HDMI モード DisplayPort (DP++) 入力
最大 8 チャネルの HDMI オーディオ抽出
温度および経時変化を自動的に補償し、最大 15m のケーブルに対応
拡散スペクトラム入力クロックを監視して EMI を低減
1Mbps の Fast-Mode Plus 対応の I2C (マスタ / スレーブ)
DS90UB926Q-Q1 および DS90UB928Q-Q1 FPD-Link III デシリアライザとの
互換性