• Menu
  • Product
  • Email
  • PDF
  • Order now

  • CDCDB2000 PCIe Gen 1～Gen 5 用 DB2000QL 準拠 20 出力クロック バッファ

    • JAJSI62B November   2019  – October 2024 CDCDB2000

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • CDCDB2000 PCIe Gen 1～Gen 5 用 DB2000QL 準拠 20 出力クロック バッファ
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Timing Requirements
    7. 5.7 Typical Characteristics
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Feature Description
      1. 6.3.1 Output Enable Control
      2. 6.3.2 SMBus
        1. 6.3.2.1 SMBus Address Assignment
      3. 6.3.3 Side-Band Interface
    4. 6.4 Device Functional Modes
      1. 6.4.1 CKPWRGD_PD# Function
      2. 6.4.2 OE[12:5]# and SMBus Output Enables
    5. 6.5 Programming
      1. 6.5.1 SMBus
      2. 6.5.2 SBI
  8. 7 Register Maps
    1. 7.1 CDCDB2000 Registers
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Output Enable Control Method
        2. 8.2.2.2 SMBus Address
      3. 8.2.3 Application Curve
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Examples
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 TICS Pro
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

CDCDB2000 PCIe Gen 1～Gen 5 用 DB2000QL 準拠 20 出力クロック バッファ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード

1 特長

  • 85Ω の出力終端を内蔵した 20 の LP-HCSL 出力
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • DB2000QL フィルタ後の付加位相ジッタ：
    < 0.08ps rms
  • PCIe Gen 4 および Gen 5 Common Clock (CC) および Individual Reference (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • サイクル間ジッタ：<50ps
  • 出力間スキュー：<50ps
  • 入出力間遅延：3ns 未満
  • コアおよび入出力電源電圧：3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • PD# モードでの出力制御のためのサイドバンド インターフェイス (SBI)
  • 9 つの選択可能な SMBus アドレス
  • 消費電力：600mW 未満
  • 6mm × 6mm、80 ピン TLGA/GQFN パッケージ

2 アプリケーション

  • マイクロサーバー / タワー サーバー
  • ストレージ エリア ネットワーク (SAN) およびホスト バス アダプタ (HBA) カード
  • ネットワーク接続ストレージ
  • ハードウェア アクセラレータ

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale