ADC3664 デバイスは、低ノイズ、超低消費電力、14 ビット、125MSPS のデュアル・チャネル高速 A/D コンバータ (ADC) です。きわめて低いノイズ性能を実現するように設計されており、ノイズ・スペクトル密度は -156.9dBFS/Hz で、優れた直線性とダイナミック・レンジを備えています。ADC3664 デバイスは IF サンプリングをサポートしており、広範なアプリケーションに最適です。レイテンシがわずか 1 クロック・サイクルと短いため、高速な制御ループを実現できます。ADC の消費電力は 1 チャネルあたりわずか 100mW (125MSPS 時) であり、より低いサンプリング・レートでは、消費電力を非常によく低減できます。
ADC3664 は、シリアル LVDS (SLVDS) インターフェイスを使用してデータを出力し、デジタル相互接続の数を最小限に抑えます。このデバイスは、2 レーン、1 レーン、およびハーフ・レーンのオプションをサポートしています。ADC3664 は 16 ビット分解能 ADC ファミリとピン互換です。このデバイスは、-40~+105℃ の拡張産業用温度範囲をサポートしています。
部品番号 | パッケージ (1) | 本体サイズ (公称) |
---|---|---|
ADC3664 | VQFN (40) | 5.00 × 5.00mm |
部品番号 | 分解能 | サンプリング・レート |
---|---|---|
ADC3661 | 16 ビット | 10MSPS |
ADC3662 | 16 ビット | 25MSPS |
ADC3663 | 16 ビット | 65MSPS |
ADC3664 | 14 ビット | 125MSPS |
Changes from Revision A (August 2021) to Revision B (July 2022)
PIN | I/O | DESCRIPTION | |
---|---|---|---|
NAME | NO. | ||
INPUT/REFERENCE | |||
AINM | 13 | I | Negative analog input, channel A |
AINP | 12 | I | Positive analog input, channel A |
BINP | 39 | I | Positive analog input, channel B |
BINM | 38 | I | Negative analog input, channel B |
REFBUF | 4 | I | 1.2 V external voltage reference input for use with internal reference buffer. Internal 100 kΩ pull-up resistor to AVDD. This pin is also used to configure default operating conditions. |
REFGND | 3 | I | Reference ground input, 0 V |
VCM | 8 | O | Common-mode voltage output for the analog inputs, 0.95V |
VREF | 2 | I | External voltage reference input |
CLOCK | |||
CLKM | 7 | I | Negative differential sampling clock input for the ADC |
CLKP | 6 | I | Positive differential sampling clock input for the ADC |
CONFIGURATION | |||
PDN/SYNC | 1 | I | Power down/Synchronization input. This pin can be configured via the SPI interface. Active high. This pin has an internal 21 kΩ pull-down resistor. |
RESET | 9 | I | Hardware reset. Active high. This pin has an internal 21 kΩ pull-down resistor. |
SCLK | 35 | I | Serial interface clock input. This pin has an internal 21 kΩ pull-down resistor. |
SDIO | 10 | I | Serial interface data input and output. This pin has an internal 21 kΩ pull-down resistor. |
SEN | 16 | I | Serial interface enable. Active low. This pin has an internal 21 kΩ pull-up resistor to AVDD. |
NC | 27 | - | Do not connect |
DIGITAL INTERFACE | |||
DA0P | 20 | O | Positive differential serial LVDS output for lane 0, channel A. |
DA0M | 19 | O | Negative differential serial LVDS output for lane 0, channel A. |
DA1P | 18 | O | Positive differential serial LVDS output for lane 1, channel A. |
DA1M | 17 | O | Negative differential serial LVDS output for lane 1, channel A. |
DB0P | 31 | O | Positive differential serial LVDS output for lane 0, channel B. |
DB0M | 32 | O | Negative differential serial LVDS output for lane 0, channel B. |
DB1P | 33 | O | Positive differential serial LVDS output for lane 1, channel B. |
DB1M | 34 | O | Negative differential serial LVDS output for lane 1, channel B. |
DCLKP | 23 | O | Positive differential serial LVDS bit clock output. |
DCLKM | 22 | O | Negative differential serial LVDS bit clock output. |
FCLKP | 28 | O | Positive differential serial LVDS frame clock output. |
FCLKM | 29 | O | Negative differential serial LVDS frame clock output. |
DCLKINP | 25 | I | Positive differential serial LVDS bit clock input. Internal 100 Ω differential termination. |
DCLKINM | 24 | I | Negative differential serial LVDS bit clock input. Internal 100 Ω differential termination. |
POWER SUPPLY | |||
AVDD | 5,15,36 | I | Analog 1.8-V power supply |
GND | 11,14,37,40, PowerPAD | I | Ground, 0 V |
IOGND | 26 | I | Ground, 0 V for digital interface |
IOVDD | 21,30 | I | 1.8-V power supply for digital interface |