JAJSOT2D November   2013  – May 2024 SN74LV1T32

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 概要
5. 4 関連製品
6. 5 ピン構成および機能
7. 6 仕様
   1. 6.1 絶対最大定格
   2. 6.2 ESD 定格
   3. 6.3 推奨動作条件
   4. 6.4 熱に関する情報
   5. 6.5 電気的特性
   6. 6.6 スイッチング特性
   7. 6.7 動作特性
   8. 6.8 代表的特性
8. 7 パラメータ測定情報
9. 8 詳細説明
   1. 8.1 概要
   2. 8.2 機能ブロック図
   3. 8.3 機能説明
      1. 8.3.1 クランプ ダイオード構造
      2. 8.3.2 平衡化された CMOS プッシュプル出力
      3. 8.3.3 LVxT 拡張入力電圧
      4. 8.3.4 降圧変換
      5. 8.3.5 昇圧変換
   4. 8.4 デバイスの機能モード
10. 9 アプリケーションと実装
    1. 9.1 電源に関する推奨事項
    2. 9.2 レイアウト
       1. 9.2.1 レイアウトのガイドライン
       2. 9.2.2 レイアウト例
11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート (アナログ)
       1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
12. 11改訂履歴
13. 12メカニカル、パッケージ、および注文情報

SN74LV1T32 単電源、2 入力、正論理 OR ゲート
CMOS ロジック レベル シフタ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード