• Menu
  • Product
  • Email
  • PDF
  • Order now

  • DSO、レーダー、5Gワイヤレス・テスト・システム用の、柔軟な 3.2GSPS マルチチャネル AFE のリファレンス・デザイン

    • JAJU446A December   2017  – January 2022

       

  • CONTENTS
  • SEARCH
  • DSO、レーダー、5Gワイヤレス・テスト・システム用の、柔軟な 3.2GSPS マルチチャネル AFE のリファレンス・デザイン
  1.   概要
  2.   Resources
  3.   特長
  4.   アプリケーション
  5.   5
  6. 1 System Description
    1. 1.1 Key System Specifications
  7. 2 System Overview
    1. 2.1 Block Diagram
    2. 2.2 System-Level Description
    3. 2.3 Highlighted Products
      1. 2.3.1 Analog Signal Chain
        1. 2.3.1.1 LMH5401
        2. 2.3.1.2 LHM6401
        3. 2.3.1.3 BUF802
      2. 2.3.2 Clock
        1. 2.3.2.1 LMK61E2
        2. 2.3.2.2 LMK04828
        3. 2.3.2.3 LMX2594
      3. 2.3.3 Power
        1. 2.3.3.1 TPS82130
        2. 2.3.3.2 TPS7A84
    4. 2.4 System Design Theory
      1. 2.4.1 High-Speed, Low-Phase Noise Clock Generation
      2. 2.4.2 Channel-to-Channel Skew
      3. 2.4.3 Deterministic Latency
        1. 2.4.3.1 Importance of Deterministic Latency
      4. 2.4.4 Analog Front End
      5. 2.4.5 Multichannel System Power Requirement
      6. 2.4.6 Hardware Programming
  8. 3 Circuit Design
    1. 3.1 Analog Input Front End
      1. 3.1.1 High-Input Impedance Buffer Implementation Using the BUF802
    2. 3.2 High-Speed Multichannel Clocking
    3. 3.3 Power Supply Section
      1. 3.3.1 DC-DC
        1. 3.3.1.1 How to Set 2.1-V Output Voltage
      2. 3.3.2 LDOs
  9. 4 Host Interface
  10. 5 Hardware Functional Block
  11. 6 Getting Started Application GUI
  12. 7 Testing and Results
    1. 7.1 Test Setup and Test Plan
    2.     44
    3. 7.2 SNR Measurement Test
    4. 7.3 Channel-to-Channel Skew Measurement Test
    5. 7.4 Performance Test Result
    6. 7.5 Multichannel Skew Measurement
    7. 7.6 49
  13. 8 Design Files
    1. 8.1 Schematics
    2. 8.2 Bill of Materials
    3. 8.3 Altium Project
    4. 8.4 Gerber Files
    5. 8.5 Assembly Drawings
  14. 9 Software Files
  15. 10Related Documentation
    1. 10.1 Trademarks
  16. 11About the Authors
    1. 11.1 Acknowledgment
  17. 12Revision History
  18. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DESIGN GUIDE

DSO、レーダー、5Gワイヤレス・テスト・システム用の、柔軟な 3.2GSPS マルチチャネル AFE のリファレンス・デザイン

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

概要

このリファレンス・デザインは、マルチチャネルの高速アナログ・フロントエンドに特化したもので、デジタル・ストレージ・オシロスコープ (DSO)、ワイヤレス通信テスト機器 (WCTE)、レーダーなどの最終機器で一般に使用されます。このデザインでは、マルチチャネル・アナログ・フロントエンドで重要となる設計仕様と設計上の課題、たとえば高いサンプリング・レート、チャネル間スキュー、確定的レイテンシ、入力ダイナミック・レンジなどを取り入れています。このデザインは、3.2Gbps のデュアル・チャネル・アナログ/デジタル・コンバータ (ADC) である ADC12DJ3200 を使用しています。この製品には、チャネルごとに 5GSPS までのサンプリング・レートを持つピン互換のロードマップ・デバイスが存在します。
このデザインでは、確定的レイテンシと、5ps 未満の最小チャネル間スキューが示されます。このデザインのアクティブ・バランは、1.5GHz のシステム帯域幅を達成しています。また、このデザインにはオプションの変圧器入力があり、アクティブおよびパッシブのアナログ・フロントエンドの性能を評価できます。

Resources

TIDA-01022 Design Folder
ADC12DJ3200 Product Folder
LMK04828 LMX2594 LMK61E2 Product Folder
LMH6401 LMH5401 BUF802 Product Folder
TPS82130 TPS259261 Product Folder
TPS7A8400 TPS7A8300 TPS7A3301 Product Folder
GUID-9C03B4CF-3311-490C-ACB5-3417E4145986 ASK Our E2E Experts

特長

  • 3.2GSPS、1.5GHz、マルチチャネル、高速のアナログ・フロントエンド
  • チャネル間のクロック・スキューは 5ps 未満
  • マルチチャネルに対応した JESD204B 準拠のクロック
  • 確定的レイテンシ
  • TI の高速キャプチャ・カードをサポート (FMC+ to FMCアダプタ付きのTSW14J56と、TSW14J57)
  • 8、16、32 JESDレーン：最大 12.8Gbps で動作し、
    12Gbpsでテスト済み
  • ピン互換の ADC12DJxx00 ファミリ用のスケーラブルなプラットフォーム
  • 理論、計算、コンポーネントの選択、PCB の設計、測定結果を記載

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale