5 PSFB 제어

이 섹션에서는 PSFB 관리에 관한 몇 가지 미묘한 차이를 소개합니다. 그림 26은 PSFB를 구현하는 데 필요한 제어 로직의 하이 레벨 블록 다이어그램으로, 여기서 OUT1H 및 OUT1L은 1차측 FET의 하프 브리지용 게이트 로직이고 OUT2H 및 OUT2L은 1차측 FET의 다른 하프 브리지용 게이트 로직입니다. 원하는 스위칭 주파수로 설정된 클록은 OUT1H 및 OUT1L PWM 쌍을 직접 제어합니다. OUT2H 및 OUT2L은 다음 항목을 조합하여 제어합니다.

• 저항, 커패시터 및 고정 레퍼런스 전압 V_{RAMP_REF}로 구성된 램프 신호.
• 보상 네트워크를 사용하여 저항 분할기를 통해 출력 전압을 샘플링하는 오류 증폭기.
• 오류 증폭기의 출력과 램프 신호 전압을 비교하는 콤퍼레이터.
• 콤퍼레이터 출력에 따라 OUT2H 및 OUT2L의 상태를 설정하는 T 플립플롭. T 플립플롭은 상승 에지 트리거입니다.

그림 27은 그림 26에 나와 있는 회로의 게이트 로직 파형을 보여줍니다. 새 스위칭 사이클이 시작될 때 램프 신호가 0V로 리셋되고 1차 FET의 대각선 길이인 OUT1H와 OUT2L이 켜집니다. 램프 신호 V_RAMP가 오류 증폭기 출력 전압 V_COMP보다 커지면 T 플립플롭이 전환되어 OUT2H 및 OUT2L의 상태를 변경합니다. 스위칭 기간의 중간 지점에서는 OUT1H 및 OUT1L의 상태가 변경되고 램프 전압이 재설정됩니다. 기본 FET의 다른 대각선 길이인 OUT1L과 OUT2H가 이제 켜집니다. 램프 신호가 오류 증폭기 출력 전압을 초과하면 T 플립플롭이 다시 전환되어 OUT2H 및 OUT2L의 상태를 변경합니다.

방금 설명한 제어 로직을 전압 모드 제어라고 합니다. 그림 28은 이 제어 로직의 약간의 변화를 보여줍니다. 이 제어 로직은고정 레퍼런스 전압 대신 V_IN이나 V_IN에 비례하는 전압을 사용하여 램프 신호를 생성합니다. 이 방법의 장점은 램프의 과도 전압(dV/dt)이 V_IN으로 즉시 변화하기 때문에 제어 로직이 V_IN의 변화를 즉시 반영한다는 것입니다. 이는 V_IN의 변화로 인한 V_OUT의 편차를 최소화합니다.

그림 29에는 피크 전류 모드 제어라고 하는 제어 로직의 또 다른 변형이 나와 있습니다. 이 방법은 램프 신호를 전력계에서 샘플링된 전류 정보 I_CS로 대체합니다.

전압 모드 제어 또는 피크 전류 모드 제어를 사용하기로 결정한 경우 PSFB의 전력 단계 설계에 영향을 미칠 수 있습니다. 전압 모드 제어의 경우 권선 전류 불균형으로 인한 변압기 포화 문제를 방지하기 위해 그림 30에 나와 있는 것처럼 DC 차단 커패시터를 변압기 1차 권선과 직렬로 배치해야 합니다. 모든 변압기 1차 권선 전류는 DC 차단 커패시터를 통해 흐르므로 필요한 전류 정격을 충족하는 충분한 전류 정격 커패시터 또는 커패시터 조합이 필요합니다. DC 차단 커패시터를 적용하면 2차측 정류기의 전압 응력이 증가합니다. 이는 1차 MOSFET의 대각선 쌍이 켜질 때 DC 차단 커패시터 전압 리플이 변압기 1차 권선 전압 진폭을 V_IN보다 크게 만들기 때문입니다. 따라서 DC 차단 커패시터의 크기와 커패시턴스와 전압 강도 간에 절충을 해야 합니다.

전류 모드 제어의 장점 중 하나는 제어 루프가 변압기의 피크 전류를 직접 샘플링하고 조절하기 때문에 DC 차단 커패시터가 필요하지 않는다는 것입니다. 그림 31은 전력계 전류 샘플링을 구현할 수 있는 세 위치에 원을 그립니다.

위치 1은 PSFB 변압기와 직렬로 전류 감지 변압기와 같은 전류 감지 요소를 배치합니다. 이 위치의 장점 중 하나는 PSFB 변압기의 양방향 전류 흐름 때문에 전류 감지 변압기 코어를 자동으로 재설정할 수 있다는 것입니다. 이 위치의 단점 중 하나는 트랜스포머의 전류 감지 신호에 AC 정보만 포함되어 있고 DC 정보는 포함되지 않는다는 점입니다. 전력계의 지연 불일치나 전류 감지 신호로 들어가는 공통 모드 잡음 커플링과 같은 항목은 PSFB 변압기 전류를 한쪽으로 바이어싱할 수 있으며, 이는 포화를 방지하기 위해 변압기 설계에 더 큰 마진이 필요할 수 있습니다.

위치 2에서는 입력 커패시터와 풀 브리지 사이의 전류 샘플링을 사용합니다. 입력 커패시터와 풀 브리지 사이에 변압기를 배치하거나 풀 브리지에서 입력 커패시터로 돌아가기 위한 복귀 경로에 배치할 수 있습니다. 이 위치의 장점은 변압기의 전류 감지 신호에 AC 및 DC 정보가 모두 포함되어 있고 위치 1의 단점을 방지할 수 있다는 것입니다. 위치 2의 단점은 1차측 전력계 루프 내에서 기생 인덕턴스가 증가한다는 것입니다. 더 높은 기생 루프 인덕턴스에서 발생하는 링잉으로 인해 발생하는 기본 FET의 전압 응력을 관리하는 것이 중요합니다. 이 위치에서 또 다른 과제는 스위칭 사이클마다 변압기 코어를 두 번 재설정해야 한다는 것입니다. 이 재설정은 고압측 또는 저압측 기본 FET가 모두 켜져 있는 경우 발생합니다. 재설정을 완료하는 데 걸리는 시간이 더 작아진 듀티 사이클 또는 고주파 설계가 필요한 설계에서 변압기 코어 재설정이 훨씬 더 어려워집니다. 또한 풀 브리지부터 입력 커패시터까지 리턴 경로에서 션트 저항과 전류 감지 증폭기를 전류 감지 요소로 사용할 수 있습니다. 이를 통해 션트 레지스터의 전력 손실 절충을 통해 어떠한 변압기 재설정 문제도 방지할 수 있습니다.

위치 3은 정류기로 되돌아가는 출력 인덕터 전류의 복귀 경로의 2차측에 있습니다. 설계자는 이 위치에 전류 감지 저항 및 전류 감지 증폭기를 자주 사용합니다. 다른 두 위치와 달리, 전류 샘플링은 컨버터의 2차측에 위치해 있어, PSFB 컨트롤러도 2차측에 위치하는 경우 절연 장벽을 건너지 않아도 되기 때문에 구현을 간소화할 수 있습니다. 세 위치 중 액티브 클램핑을 적용할 때 위치 3은 현재 램핑 기간 동안 전류가 왜곡되지 않은 유일한 위치입니다.

그림 32에서는 "스위칭 컨버터의 전달 함수"에서 Christophe Basso가 제시한 전압 모드 제어 PSFB 모델의 플랜트 전달 함수와 "피크 전류 모드 제어를 갖춘 위상 전환 풀 브리지 컨버터의 소신호 모델링"에서 Shi-Song Wang이 제시한 피크 전류 모드 제어 PSFB 모델의 플랜트 전달 함수를 100kHz에서 작동하는 3kW, 400V_IN~12V_OUT PSFB 컨버터에 비교하고 있습니다. PSFB는 벅 파생 토폴로지로, 그리고 전압 모드 제어 벅과 전압 모드 제어 PSFB 사이에는 유사성을 예상할 수 있지만, L_S로 인한 듀티 사이클 손실의 영향은 댐핑 효과를 가져온다고 보면 전압 모드 제어 PSFB의 AC 응답에 피킹이 없다는 것을 알 수 있습니다. 전압 모드 제어 모델은 플랜트 전송 기능에서 두 개의 실제 극점을 제공하는 반면 피크 전류 모드 제어 모델은 하나의 실제 극점을 제공합니다. 피크 전류 모드 제어에서 게인을 더 부드럽게 롤오프하면 더 높은 루프 대역폭을 달성하기 때문에 부하 과도 응답이 문제가 되는 애플리케이션에 매우 적합합니다.