PSFB(phase-shifted full-bridge, 위상 전환 풀 브리지) 컨버터(그림 1 참조)는 주로 PSFB 컨버터가 입력 스위치에서 소프트 스위칭이 가능하며, 따라서 높은 컨버터 효율을 용이하게 한다는 이유로 고전력 용도에 널리 사용되고 있습니다[1]. 소프트 스위칭은 스위칭 손실을 크게 감소시키기는 하지만, 출력 정류기 기생 커패시턴스가 변압기 누출 인덕터와 공명하면서(그림 1에서 L_r) 높은 전압 스트레스로 인해 전압 링잉이 발생합니다[2].

출력 정류기의 전압 스트레스는 최대 2 x V_IN x N_S/N_P까지 올라갈 수 있으며, 여기서 N_P와 N_S는 각각 변압기의 1차 권선과 2차 권선을 나타냅니다. 기존에는 출력 정류기의 패시브 스너버[2](예: 그림 1의 RCD[저항기-커패시터-다이오드] 스너버)가 정류기 전압이 과도하게 올라가는 것을 막아주고, 더 우수한 FOM(성능 지수)을 갖는 더 낮은 정격 전압 구성 요소를 사용해 전력 소산을 낮춰줄 수 있습니다.

MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)를 SR(동기식 정류기)로 적용하면, 높은 정격 전압 MOSFET에 비해 같은 비용에 더 낮은 정격 전압 MOSFET에서 더 낮은 C_oss와 R_DS(on)을 기대할 수 있습니다. 하지만 패시브 스너버를 사용한다는 것은 전압 링잉을 유발하는 에너지의 그 부분은 패시브 스너버에서 소산되며, 이는 효율성 감소로 이어진다는 것을 의미합니다.

이 문서에서는 (패시브 대신) 액티브 스너버 및 관련 컨트롤을 소개합니다. 이 제품은 정류기 전압 스트레스를 최소화하여 컨버터 효율성을 높이고 스너버 회로의 에너지 손실을 크게 줄이고 작동 범위를 떨어뜨리지 않습니다.

그림 1 패시브 클램프와 주요 파형이 있는 PSFB 전력계.

그림 2에서 보다시피, 출력 인덕터 앞에 커패시터(C_CL)와 MOSFET(Q_CL)로 구성된 액티브 클램프 레그를 삽입하면 유효 듀티 사이클(D_eff) 기간 내에 액티브 클램프 레그 전류 전도가 가능해지기 때문에 이차적인 권선 전압(V_SEC)과 C_CL 전압 – V_CL에 대한 정류기 전압 스트레스를 클램핑하게 됩니다. 출력 정류기에 대한 전압 스트레스를 낮추려면 낮은 커패시터 전압 리플에 대해 충분히 큰 C_CL을 선택해야 합니다. 경험 법칙상, L_r과 C_CL이 형성하는 인덕터-커패시터(LC) 공진 기간은 방정식 1(으)로 표시되는 스위칭 기간(T_s)[3]보다 훨씬 길게 선택해야 합니다.

정류기 전압 스트레스는 액티브 스너버 사용 시 V_INx N_S/N_P 주변에서 클램핑하며, 이는 클램프 회로를 전혀 사용하지 않는 경우에 비해 전압 스트레스가 약 절반 정도에 해당합니다.

패시브 스너버와는 달리, 액티브 스너버는 전력 저항기에서 링잉 에너지를 발산하지 않습니다. 대신, 무손실 스너버로서 LC 공진 탱크 내에서 에너지를 순환시킵니다. 출력 권선 전압이 nonzero가 되면, 전력이 1차 권선에서 2차 권선으로 옮겨가면서 Q_CL 전원이 켜져 있지 않더라도 Q_CL 본체 다이오드를 통해 출력 인덕터에 전력을 공급하고 전류를 전도하게 됩니다. 본체가 이미 전류를 전도한 후에 Q_CL 전원을 켜면 Q_CL에서 ZVS(제로 전압 스위칭)를 보장할 수 있습니다. 따라서 동일한 사양에서 패시브 스너버를 적용한 PSFB 컨버터에 비해 액티브 스너버를 적용한 PSFB 컨버터에서 더 높은 컨버터 효율을 기대할 수 있습니다.

그림 2 액티브 클램프와 주요 파형이 있는 PSFB 전력계.