KOKT026 February   2024 AMC131M03

 

  1.   1
  2. 1머리말
  3. 2EMI 및 방사 방출 소스
  4. 3EMI를 최소화하는 기술
  5. 4마무리
  6. 5참고 자료

EMI를 최소화하는 기술

몇 가지 일반적인 PCB 설계 기술로 EMI를 최소화하고 자세한 내용은 레퍼런스 [1], [10], [11]:

  • 적절한 접지를 참조하십시오. 이것은 방사 방출을 줄이는 가장 효과적인 방법 중 하나입니다. 접지를 주의 깊게 하면 안테나 역할을 하는 접지 루프를 피할 수 있습니다. 또한 접지면을 사용하면 루프 영역을 줄이고 신호의 복귀 경로를 제공하여 EMI 발생 가능성을 줄일 수 있습니다. 그러나 다른 경우 접지면이 민감한 노드에 안테나를 만들어 방사 방출을 높일 수 있습니다(그림 5에 표시된 특정 예 참조).
  • 부품 배치. 특히 고속 신호의 경우 신호 트레이스 길이를 최소화하는 방식으로 부품을 배치합니다. 디지털 부품과 아날로그 부품은 간섭을 피하기 위해 따로 보관합니다.
  • 직선의 짧은 트레이스 라우팅. 고속 트레이스를 직선으로 라우팅하고 가능한 한 짧게 유지하면 EMI의 발생 가능성을 최소화할 수 있습니다. 또한 트레이스 경로에 반사 및 신호 손실을 유발할 수 있는 직각이 생기지 않도록 주의하십시오.
  • 디커플링 커패시터 사용. 디커플링 커패시터는 고주파 잡음 접지에 대한 짧은 복귀 경로를 제공할 수 있습니다. 디커플링 커패시터를 IC의 전원 핀에 최대한 가깝게 배치합니다.
  • 제어된 임피던스. 신호 트레이스의 임피던스를 제어하면 소스와 부하의 임피던스와 일치하며 방사 방출을 초래할 수 있는 신호 반사를 방지하는 데 도움이 될 수 있습니다.
  • 쉴딩. 경우에 따라 PCB의 특정 영역에 금속 실드 또는 차폐재를 사용하면 방사 방출을 방지할 수 있습니다.
  • 필터 사용. 필터는 방사 방출을 유발하는 특정 주파수를 차단할 수 있으며, 특히 전원 공급 장치 회로에서 유용합니다.
  • 레이어 적층. 다계층 PCB에서 EMI를 최소화하는 방식으로 레이어를 배열하는 데 주의를 기울이십시오. 일반적으로 전원과 접지 레이어를 대체하는 것이 좋습니다. 이렇게 하면 루프 영역을 줄이고 신호의 복귀 경로를 제공할 수 있습니다. 위아래 접지레이어는 방사 방출을 생성하는 클록과 같은 내부 신호 레이어의 쉴드 필드 역할을 하는 데 도움이 될 수 있습니다.
  • 클록 고조파 방지. 클록 신호는 회로의 다른 부품과 간섭을 일으킬 수 있는 고조파를 생성할 수 있습니다. 확산 스펙트럼 기법은 이러한 고조파를 분산시키고 그 영향을 줄이는 데 도움이 됩니다.
  • EMI 시뮬레이션 . 방사 방출 시뮬레이션 툴은 PCB 설계 단계 자체[12], [13]의 EMI를 예측하고 최소화하는 데 도움이 됩니다.

그림 3 은 그림 2 에 도입된 아날로그 신호 체인의 자세한 회로도입니다.

GUID-20240129-SS0I-JS7B-XVJB-G1MZBNNW2W0N-low.svg그림 3 그림 2의 아날로그 신호 체인의 자세한 회로도.

그림 4그림 5는 AMC131M03에 대한 해당 PCB 레이아웃에 방사 방출 감소 기법을 적용하는 방법을 보여줍니다. 그림 4 은 "좋은" 레이아웃을 보여줍니다. 고전압 도메인(AMC131M03 배치 왼쪽의 PCB 영역)에서 ADC 입력 및 전원 경로에 대한 트레이스를 짧게 유지하고 바이패스 커패시터 C1, C6, C8, C9, C11, C13, C14 및 C24를 IC에 가깝게 배치해야 합니다.

EMI를 완화할 때 중요한 측면은 절연 접지 노드 ISO_GND의 접지 체계입니다. 트레이스 길이를 최소화하고 고전압 도메인에 접지면을 배치하지 않으면 이 노드의 안테나를 최소화하여 방사 방출[14]을 최소화합니다. 페라이트 비드 F1 및 F2는 전원 연결에 DCDC_OUT 및 DCDC_HGND에 삽입되어 고주파 잡음을 차단합니다. 또한 전압 측정을 위한 저항 분할기와 직렬로 과도한 방사 방출(PCB 설계에 따라 다름)의 주파수에서 고임피던스를 지원하는 추가 페라이트 비드(F3)를 배치할 수 있습니다.

GUID-20240129-SS0I-G8LX-1MBN-W7VDBPFF1462-low.svg그림 4 양호한 PCB 레이아웃(낮은 EMI).

그림 5 은 "잘못된" 레이아웃을 보여줍니다. 이는 안테나 역할을 하며 방사 방출을 크게 증가시킬 수 있는 ISO_GND 노드에 연결된 접지면을 보여줍니다[14].

GUID-20240129-SS0I-W2V7-1Z2S-WCG4LQJZJNLX-low.svg그림 5 잘못된 PCB 레이아웃(높은 EMI).

그림 6그림 7그림 4에 나와 있는 레이아웃 구현을 사용하여 AMC131M03 PCB의 방사 방출 측정을 나타냅니다. 이 측정은 3m 거리의 수평 및 수직 편파용으로 구성된 광대역 안테나를 사용하는 반무향실에서 CISPR 11 요구 사항을 따릅니다. ADC는 CLKIN 핀에서 연속 클록을 받고 변환 결과를 생성하고 있습니다. 그러나 방출 프로파일이 특성화된 동안에는 직렬 주변 인터페이스 통신이 없습니다. 이 설계는 13dB 마진의 CISPR 11 클래스 A 및 클래스 B 표준을 충족하는, 데이터 및 전력 모두에 대한 강화 절연 기능을 갖춘 ADC의 시장에서 최저 복사성 방출 성능을 제공합니다.

GUID-20240129-SS0I-K3CP-52RS-QJZQTTNGZVP4-low.svg그림 6 수평 방사 방출 CISPR 11 측정
GUID-20240129-SS0I-SJXT-4CXT-5MSV6VGVZ6TW-low.svg그림 7 수직 방사 방출 CISPR 11 측정