3 보상 체계

전압 레일 조정, 아날로그-디지털 컨버터의 필터 커패시턴스 또는 기타 회로 요구 사항에 대해 연산 증폭기 출력의 커패시터를 줄일 수 없는 경우가 있습니다. 이러한 경우 적절한 위상 마진을 어떻게 달성할까요? 위상 마진을 높일 수 있는 여러 보상 체계가 있지만 이 문서에서는 그림 3과 그림 4에 보이는 두 가지 즉, 절연 저항(Riso)과 Riso 듀얼 피드백에 초점을 맞춥니다. 이러한 회로를 설계할 때 피드백 루프를 안정화하는 데 필요한 Riso의 값을 결정하기 어려울 수 있습니다.

그림 3 위험 보상 체계.

그림 4 Riso 듀얼 피드백 체계.

Riso는 부하 커패시턴스에 의해 유입되는 위상 지연을 절연하는 가장 간단한 방법입니다. 여기에는 피드백 루프와 부하 커패시터 사이에 저항을 배치하는 것이 포함됩니다. 하지만 한 가지 단점은 출력에 부하 전류가 있을 때 DC 정확도가 감소한다는 것입니다. DC 오류의 양은 절연 저항 값에 출력 전류를 곱한 값이 됩니다.

Riso 듀얼 피드백 보 상 체계는 이러한 DC 부정확성을 극복합니다. 이 회로는 피드백 커패시터를 통과하는 고주파 경로를 지원하여 연산 증폭기가 절연 저항기의 I × R 강하를 보상할 수 있도록 피드백 루프와 DC 경로를 안정화합니다. Riso의 다른 값을 시도하고 안정적인 작동이 있는 위치를 확인하여 이러한 값을 수학적으로 또는 시뮬레이션을 통해 찾을 수 있습니다.

시뮬레이션 결과와 함께 수학적 분석을 사용하는 접근 방식을 사용해 보겠습니다.

증폭기 루프 안정성을 정확하게 모델링하기 위한 두 가지 주요 구성 요소는 개방형 루프 게인과 개방형 루프 출력 임피던스입니다. TI의 표준 연산 증폭기 매크로 모델인 Green-Williams-LIS(GWL) 모델은 2016년 이후에 출시된 모든 연산 증폭기에 대한 이러한 매개 변수를 정확하게 특성화합니다. LM2904 및 최신 버전인 LM2904B와 같이 널리 사용되는 연산 증폭기 중 상당수에도 GWL 매크로 모델이 만들어져 있습니다. SPICE 매크로 모델용 라이브러리 파일에는 SPICE 모델에 정확하게 반영되는 매개 변수를 자세히 설명하는 헤더가 포함되어 있습니다. 개방형 루프 게인과 개방형 루프 출력 임피던스를 모델링하면 모델의 안정성이 실리콘의 성능을 반영할 가능성이 높습니다.

SPICE 모델의 정확도를 보장하면 회로의 루프 안정성을 분석하고 수학적으로 Riso에 대한 최적의 값을 계산할 수 있습니다. 45도의 위상 마진을 보장하는 Riso 값은 피드백 팩터(1/베타)와 증폭기 개방형 루프 이득의 교차점 지점에서의 피드백 루프에 0을 생성해야 합니다. 추가적인 보증을 위해 개방 루프 이득이 20dB인 0을 설정하면 피드백 루프의 0에서 최대 양의 위상 편이를 볼 수 있습니다.

TI용 PSpice의 강력한 기능 중 하나는 이후 회로도에 대한 시뮬레이션 및 방정식을 설정, 보관 및 공유할 수 있다는 것입니다. Riso 및 Riso 듀얼 피드백에 대한 평가는 공식적이고 쉽게 반복할 수 있는 것이므로 이러한 템플릿 프로젝트를 활용하여 4가지 일반적인 연산 증폭기 회로에 대해 Riso 또는 RF/CF를 계산하는 공식을 기억할 필요가 없습니다. TI용 PSpice 프로젝트를 다운로드하고, 분석하려는 연산 증폭기를 놓고, 안정화가 필요한 특정 회로를 완성하는 매개 변수를 입력하고, 시뮬레이션을 실행하여 필요한 Riso 값을 찾으면 됩니다. 이러한 프로젝트는 인버팅 단자의 커패시턴스로 불안정한 회로를 보상하거나 피드백 저항이 매우 큰 회로를 보상할 수도 있습니다.