토폴로지 혁신을 통한 전력 밀도 극대화

부품 수준의 혁신 외에도 토폴로지 혁신을 통해 고전압 시스템의 전력 변환을 간소화할 수 있습니다. AC/DC 정류기는 광대역 갭 기술이 잘 알려진 토폴로지를 높여 전력 밀도를 개선하고 설계 무게를 줄이는 방법을 보여주는 좋은 예입니다. 역사적으로, 엔지니어들은 그림 7에 나와 있는 것처럼 DC 전압으로 AC 전압을 수정하기 위해 커패시터가 있는 브리지 다이오드 정류기를 사용했습니다.

이러한 정류기의 전력 역률은 출력 커패시터와 부하의 총 임피던스에 따라 일반적으로 0.5 미만입니다. 이러한 설계는 사용되지 않는 전력(무효 전력)이 너무 많이 생성되므로 에너지 효율이 떨어집니다.

저역률 문제를 해결하기 위해 엔지니어들은 능동형 전력 역률 보정(PFC) 회로에 대한 아이디어를 구상했습니다. 그림 8에서는 일반적으로 범용 AC 전압(90V AC~264V_AC)을 사용하고 출력에서 전압을 조정된 400V 전압으로 부스트하는 부스트 PFC 회로를 보여줍니다. 입력 전압 감지를 통해 컨트롤러는 인덕터 전류를 조정하여 AC 시누소이드 모양을 따라 거의 1에 가까운 역률(0.99)을 얻습니다.

이러한 유형의 부스트 PFC 정류기는 슈퍼 접합부 실리콘 MOSFET 및 SiC 다이오드를 통해 뛰어난 고효율(>98%)을 달성할 수 있습니다.

부스트 PFC 정류기의 풀 브리지 다이오드 정류기는 킬로와트 레벨 고전압 시스템에서 전체 효율성 손실의 1% 이상을 소비합니다. 예를 들어 풀 브리지 다이오드 정류기에서 20W 이상의 손실은 2kW 정류기에서 예상됩니다. 단일 장치에서 20W 손실을 줄이는 것은 매우 어렵습니다. 풀 브리지 다이오드 정류기의 손실을 줄이기 위해 그림 9에 나와 있는 토템 폴 브리지리스 PFC가 좋은 대안을 제시합니다. 정류기 기능은 부스트 컨버터에 통합되며 추가 MOSFET 2개만 있기 때문에(4개의 다이오드 대신) 총 정류기 손실(2개의 저주파 FET)은 원래 브리지 정류기 예에 비해 훨씬 낮습니다.

CCM(연속 전도 모드) 토템 폴 브리지리스 PFC는 고전압 정류기에 널리 적용되는 하드 스위칭 컨버터입니다. 따라서 토템 폴 브리지리스 PFC에 실리콘 MOSFET를 적용하면 실리콘 MOSFET이 Q_rr로 인한 높은 스위칭 손실을 겪게됩니다. 그림 10에서 보듯이, 왼쪽 상단 MOSFET 바디 다이오드 전류 전도 후, Q_rr은 역방향 복구 전류를 생성하여 왼쪽 하프 브리지의 데드 타임 중에 왼쪽 하단에 있는 MOSFET C_oss를 충전합니다. 왼쪽 하단 MOSFET이 켜지면 Q_rr유도 에너지는 왼쪽 하단 MOSFET로 소산됩니다. Q_rr관련 손실은 풀 브리지 다이오드 정류기의 손실 감소를 소비합니다.

광대역 갭 FET가 있으면 대부분의 경우 새로운 토템 폴 브리지리스 PFC 토폴로지를 통해 Q_rr 관련 손실 문제를 해결하는 데 도움이 될 수 있습니다. SiC MOSFET은 동일한 온 저항 수준으로 슈퍼정션 MOSFET보다 20배 더 작은 Q_rr을 달성할 수 있으며, GaN FET는 제로 Q_rr을 달성할 수 있습니다. 정류기 예에서 부품 및 토폴로지 혁신을 조합할 때(즉, 토템 폴 브리지리스 PFC와 광대역 갭 FET 적용) 99% 이상의 효율성(1% 이상의 효율성 개선)을 달성하고, 설계에서 더 높은 전력 밀도와 더 가벼운 무게를 실현할 수 있습니다.