NESA010A november   2022  – march 2023

 

  1.   摘要
  2.   商標
  3. 1 MSPM0L 硬體設計檢查清單
  4. 2 MSPM0L 裝置中的電源供應器
    1. 2.1 數位電源供應
    2. 2.2 類比電源供應
    3. 2.3 內建電源供應器與電壓參考
    4. 2.4 電源供應器的建議去耦電路
  5. 3 重設和電源供應監控器
    1. 3.1 數位電源供應
    2. 3.2 電源供應監控器
  6. 4 時脈系統
    1. 4.1 內部振盪器
    2. 4.2 外部時脈輸出 (CLK_OUT)
    3. 4.3 頻率時脈計數器 (FCC)
  7. 5 偵錯器
    1. 5.1 偵錯埠針腳和針腳配置
    2. 5.2 具備標準 JTAG 連接器的偵錯埠連接
  8. 6 重要類比周邊裝置
    1. 6.1 ADC 設計考量
    2. 6.2 OPA 設計考量
    3. 6.3 DAC 設計考量
    4. 6.4 COMP 設計考量
    5. 6.5 GPAMP 設計考量
  9. 7 主要數位周邊裝置
    1. 7.1 計時器資源和設計考量
    2. 7.2 UART 和 LIN 資源與設計考量
    3. 7.3 I2C 及 SPI 設計考量
  10. 8 GPIO
    1. 8.1 GPIO 輸出切換速度及負載電容
    2. 8.2 GPIO 電流汲極與源極
    3. 8.3 高速 GPIO
    4. 8.4 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊
    5. 8.5 無需使用位準移位器即可與 1.8-V 裝置通訊
    6. 8.6 未使用的接腳連接
  11. 9 配置指南
    1. 9.1 電源供應配置
    2. 9.2 接地佈線圖考量事項
    3. 9.3 佈線、導孔和其他 PCB 元件
    4. 9.4 如何選擇電路板層及建議的堆疊
  12. 10開機載入程式
    1. 10.1 開機載入程式簡介
    2. 10.2 開機載入程式硬體設計考量
      1. 10.2.1 實體通訊介面
      2. 10.2.2 硬體叫用
  13. 11參考
  14. 12修訂記錄

8.1 GPIO 輸出切換速度及負載電容

使用 GPIO 做為 I/O 時，必須考量設計以確保正確運作。隨著負載電容變大，I/O 接腳的上升/下降時間也會增加。此電容包含接腳寄生電容 (CI = 5pF (典型)) 及電路板走線的影響。I/O 特性可在裝置的產品規格表中找到。表 8-1 列出了 MSPM0L 裝置的 I/O 輸出頻率特性。

表 8-1 MSPM0L GPIO 切換特性
參數 測試條件 最小值 典型值 最大值 單位
fmax 埠輸出頻率 SDIO VDD≥1.71 V，CL = 20 pF 16 MHz
VDD ≥ 2.7 V，CL = 20 pF 32
HSIO VDD ≥ 1.71 V，DRV = 0、CL = 20 pF 16
VDD ≥ 1.71 V，DRV = 1，CL = 20 pF 24
VDD ≥ 2.7 V，DRV = 0，CL = 20 pF 32
VDD ≥ 2.7 V，DRV = 1，CL = 20 pF 40
ODIO VDD ≥ 1.71 V，FM+，CL= 20 pF 至 100 pF 1
tr，tf 輸出上升或下降時間 除 ODIO 之外的所有輸出埠 VDD ≥ 1.71 V 0.3 × fmax s
tf 輸出下降時間 ODIO VDD ≥ 1.71 V，FM+，CL= 20 pF 至 100 pF 20 × VDD / 5.5 120 ns
註：
  • 在指定切換頻率下，輸出電壓至少達到 VCC 的 10% 和 90%。
  • 開汲極 I/O 的輸出上升時間由上拉電阻和負載電容決定。