8 實際 AEF 實作情況

圖 8-1 顯示了使用 TPSF12C1、TPSF12C1-Q1、TPSF12C3 和 TPSF12C3-Q1 獨立式 AEF IC 系列且採用單相和三相電源系統 [8-11] 之具有 FB-VSCI 配置的 CM 衰減的實際 AEF 實作情況。該設置與 圖 3-1中的二階被動濾波器相似，唯一差別在於 AEF IC 目前位於 CM 扼流器之間，爲 CM 電流提供了較低的阻抗分流路徑。

此裝置系列的感測針腳使用一組 Y 額定感測電容器與電源線接合，通常為 680 pF，並饋入高通濾波器和訊號組合器，如 圖 8-2 的 IC 配置圖所示。IC 拒絕線路頻率 (50 或 60 Hz) AC 電壓與 DM 干擾，同時可利用外部可調阻尼電路擴大高頻 CM 干擾，並維持閉迴路穩定性。

COMP1 和 COMP2 針腳之間的零組件形成了一個延遲網路，因而建立了訊號放大增益的特性。功率放大器在 INJ 的輸出是透過阻尼和穩定性網路 (請參閱 圖 8-1 中附有下標 “D” 參考指示代號的零組件) 和 Y 級注入電容器 C_INJ (通常爲 4.7 nF) 將所需的抵消雜訊的訊號注入電源線。IC 內含整合式濾波、補償及保護電路。VDD 偏壓電源的範圍爲 8 V 至 16 V，額定電壓爲 12 V，並參考系統機箱接地。

介於兩個 CM 扼流器間的 X 電容器，在電源線路間有效地提供 CM 方面的低阻抗路徑，通常可達低 MHz 頻率。此硌徑讓電流能夠只透過一個注入電容器，注入其中一條電源線路 (通常為中性)。若三相濾波器為三線路系統且無零線，TPSF12C3-Q1 的 SENSE4 接腳會連接至接地，注入電容器則會透過 X 電容器的人造星點連接耦合。