John Betten

如果有人問起要使用哪種拓撲結構來實現隔離式低功耗輸出，您首先想到的很可能是返馳。儘管返馳式拓撲結構非常出色，具有成本低、元件數量少和易於增加額外輸出等優點，但它仍然存在一些缺點。與返馳式變壓器漏電感相關的場效電晶體 (FET) 和整流器振鈴會產生電磁干擾 (EMI)，增加元件應力並降低效率。此外，當有多個輸出時，特別是在負載變化較大的情況下，要獲得良好調節的電壓可能會是一項挑戰。讓我們來看看隔離單端一次電感轉換器 (SEPIC) 如何提供替代方法並緩解部分問題。

SEPIC 是一種非隔離拓撲結構。然而，和返馳一樣，您可以輕鬆地增加額外的變壓器繞組以建立隔離輸出。圖 1 的簡化電路圖顯示了一個標準 SEPIC 轉換器，在左側產生單一非隔離輸出，在右側產生兩個額外的隔離輸出。第一個隔離繞組提供額定 6V 輸出作為 5V 線性穩壓器的輸入。第二個隔離繞組堆疊在第一個繞組之上，以產生非穩壓 12V 輸出。

您希望 V‌_OUT1 的變壓器繞組與隔離繞組 (V_OUT2、V_OUT3) 之間緊密耦合，因為這些繞組中的能量同時傳輸到所有三個輸出。‌這些繞組之間的漏電感只會降低其電壓調節能力。然而，SEPIC 的一次繞組和 V_OUT1 繞組之間不需要緊密耦合。由於電容器 C_AC 在升壓 FET 關斷時提供了一條低阻抗路徑，可將能量洩漏到 V_OUT1 中，因此存在最小的 FET 振鈴。‌由於 SEPIC 的一次繞組電壓波形的振鈴比返馳少得多，因此可以改善輸出電壓調節，特別是在經常發生尖峰峰值偵測的極端交叉負載條件下。

與所有 SEPIC 一樣，一次側和 V_OUT1 之間的匝數比必須為 1:1。然而，所有其他輸出都不受此匝數比的限制，您可以調整它們以提供任何所需的輸出電壓，您可以使用 方程式 1 輕鬆計算：

圖 2 顯示了 SEPIC 和返馳之間的 FET 電壓振鈴差異。只需移除 C_AC 即可從 SEPIC 電路中獲得返馳 FET 電壓波形，從而將其轉換為返馳。消除 FET 上的振鈴可大幅減少傳導至隔離輸出的未耦合能量，從而改善穩壓情形。

圖 3 所示為獲取圖 4 中調節資料的測試電路圖，而圖 5 所示為實際硬體的照片。此設計使用一次側反饋來調節 V_OUT1 上的電壓。隔離輸出需仰賴緊密的變壓器耦合和小預負載的組合，來獲得合理的電壓調節。‌由於線性穩壓器保持隔離的 5V 輸出恆定，因此其最小和最大輸入是首要關注的問題。如果線性穩壓器的輸入過低，則輸出電壓可能會下降。相反的，如果線性穩壓器的輸入太高，多餘的功率就會耗散。

隔離輸出的調節資料表明，在極端交叉負載條件下，會出現最壞情況的最小和最大電壓。您可以看到隔離繞組在 V_OUT1 空載時處於最大負載時的最小電壓。隔離繞組上的最大電壓則出現在空載且 V_OUT1 處於最大負載時。根據測試資料，我測得調節變化小於 ±4%。儘管這些結果並不代表所有設計，但它們表明類似的設計可以合理地實現 ±5% 的電壓調節，而返馳更有可能至少高出幾個百分點。

正如 Brian King 在用電訣竅 #78 中所述，透過實作同步整流器可以大大改善返馳的交互調節。然而，這種改進需要使用成本更高的 FET 和額外的驅動電路。您可以將相同的技術應用於隔離式 SEPIC 轉換器，但非隔離輸出的整流器也需要同步。我在先前的 TI 部落格文章 介紹了如何輕鬆實作同步 SEPIC。

隔離式 SEPIC 轉換器可能不是您增加隔離輸出電壓的首選，但是它比返馳具有更高的抗漏電感相關振鈴能力，從而可以改善輸出電壓調節。這可以消除額外的後期調節需求，從而節省成本。

請至 Power House 查看更多 TI 的用電訣竅。

相關文章

• 你知道嗎：未充分利用的 SEPIC 表現優於返馳式拓撲結構
• SEPIC/ Ćuk 轉換器發展出第二個輸出

先前發佈於 EDM.com。