隨著業界趨勢不斷突碰解析度與精密度的界限，在訊號鏈中實現最低雜訊就更形重要。突破這些限制時，不僅必須考慮類比轉數位轉換器 (ADC) 及放大器等訊號鏈元件的雜訊，也必須考慮開關及低壓降穩壓器 (LDO) 等電源產品的雜訊。矽晶片技術的進步減少了在電源拓撲中實現低雜訊和高精密度時的權衡取捨。

24 位元 delta-sigma ADC 的最新趨勢提高了取樣速度並降低了功耗。新型低雜訊電源供應器和低雜訊電壓參考可善用這些趨勢，並協助 ADC 在低功耗應用中實現高解析度量測。

為了實現最低雜訊，我們來回顧一下訊號鏈和電源架構中的雜訊來源。圖 1 顯示了一個典型的訊號鏈應用，該應用以 ADC 為中心，需要外部電壓參考、時脈和訊號調節電路。圖 1 中的每個元件都會產生系統雜訊，需要進行最佳化。

圖 1 常見訊號鏈電源架構。