PSFB 컨버터에서 액티브 클램프로 높은 컨버터 효율 달성

이 리소스는 원래 영어로 작성되었습니다. 이 번역은 편의를 위해 자동화 도구가 포함되었을 수 있는 방법을 사용하여 제공되는 것이며, TI는 번역의 정확성을 보장하지 않습니다. 항상 ti.com의 최신 영어 버전(이 버전을 우선함)를 참조하여 정확성을 확인하세요.

1 머리말

PSFB(phase-shifted full-bridge, 위상 전환 풀 브리지) 컨버터(그림 1 참조)는 주로 PSFB 컨버터가 입력 스위치에서 소프트 스위칭이 가능하며, 따라서 높은 컨버터 효율을 용이하게 한다는 이유로 고전력 용도에 널리 사용되고 있습니다[1]. 소프트 스위칭은 스위칭 손실을 크게 감소시키기는 하지만, 출력 정류기 기생 커패시턴스가 변압기 누출 인덕터와 공명하면서(그림 1에서 L_r) 높은 전압 스트레스로 인해 전압 링잉이 발생합니다[2].

출력 정류기의 전압 스트레스는 최대 2 x V_IN x N_S/N_P까지 올라갈 수 있으며, 여기서 N_P와 N_S는 각각 변압기의 1차 권선과 2차 권선을 나타냅니다. 기존에는 출력 정류기의 패시브 스너버[2](예: 그림 1의 RCD[저항기-커패시터-다이오드] 스너버)가 정류기 전압이 과도하게 올라가는 것을 막아주고, 더 우수한 FOM(성능 지수)을 갖는 더 낮은 정격 전압 구성 요소를 사용해 전력 소산을 낮춰줄 수 있습니다.

MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)를 SR(동기식 정류기)로 적용하면, 높은 정격 전압 MOSFET에 비해 같은 비용에 더 낮은 정격 전압 MOSFET에서 더 낮은 C_oss와 R_DS(on)을 기대할 수 있습니다. 하지만 패시브 스너버를 사용한다는 것은 전압 링잉을 유발하는 에너지의 그 부분은 패시브 스너버에서 소산되며, 이는 효율성 감소로 이어진다는 것을 의미합니다.

이 문서에서는 (패시브 대신) 액티브 스너버 및 관련 컨트롤을 소개합니다. 이 제품은 정류기 전압 스트레스를 최소화하여 컨버터 효율성을 높이고 스너버 회로의 에너지 손실을 크게 줄이고 작동 범위를 떨어뜨리지 않습니다.

그림 1 패시브 클램프와 주요 파형이 있는 PSFB 전력계.

2 액티브 클램프를 적용한 PSFB 컨버터

그림 2에서 보다시피, 출력 인덕터 앞에 커패시터(C_CL)와 MOSFET(Q_CL)로 구성된 액티브 클램프 레그를 삽입하면 유효 듀티 사이클(D_eff) 기간 내에 액티브 클램프 레그 전류 전도가 가능해지기 때문에 이차적인 권선 전압(V_SEC)과 C_CL 전압 – V_CL에 대한 정류기 전압 스트레스를 클램핑하게 됩니다. 출력 정류기에 대한 전압 스트레스를 낮추려면 낮은 커패시터 전압 리플에 대해 충분히 큰 C_CL을 선택해야 합니다. 경험 법칙상, L_r과 C_CL이 형성하는 인덕터-커패시터(LC) 공진 기간은 방정식 1(으)로 표시되는 스위칭 기간(T_s)[3]보다 훨씬 길게 선택해야 합니다.

방정식 1.

$2 π \sqrt{{(\frac{N_{s}}{N_{P}})}^{2} L_{r} C_{C L}} ≫ T_{s}$

정류기 전압 스트레스는 액티브 스너버 사용 시 V_INx N_S/N_P 주변에서 클램핑하며, 이는 클램프 회로를 전혀 사용하지 않는 경우에 비해 전압 스트레스가 약 절반 정도에 해당합니다.

패시브 스너버와는 달리, 액티브 스너버는 전력 저항기에서 링잉 에너지를 발산하지 않습니다. 대신, 무손실 스너버로서 LC 공진 탱크 내에서 에너지를 순환시킵니다. 출력 권선 전압이 nonzero가 되면, 전력이 1차 권선에서 2차 권선으로 옮겨가면서 Q_CL 전원이 켜져 있지 않더라도 Q_CL 본체 다이오드를 통해 출력 인덕터에 전력을 공급하고 전류를 전도하게 됩니다. 본체가 이미 전류를 전도한 후에 Q_CL 전원을 켜면 Q_CL에서 ZVS(제로 전압 스위칭)를 보장할 수 있습니다. 따라서 동일한 사양에서 패시브 스너버를 적용한 PSFB 컨버터에 비해 액티브 스너버를 적용한 PSFB 컨버터에서 더 높은 컨버터 효율을 기대할 수 있습니다.

그림 2 액티브 클램프와 주요 파형이 있는 PSFB 전력계.

3 액티브 클램프 레그 설계 고려 사항

PSFB에 액티브 스너버를 구현하면 변압기 권선 전류가 출력 인덕터 전류처럼 유효 듀티 사이클(D_eff) 기간(T_S)(0이 아닌 출력 권선 전압 기간) 동안 더 이상 단조적으로 상승하지 않습니다. 그 이유는 액티브 스너버 커패시터 에너지가 입력 측의 에너지 전달에만 의존하지 않고 출력 인덕터에 전원을 공급하는 데에도 참여하기 때문입니다. 입력 또는 변압기 권선 전류가 보통 피크 전류 감지에 사용되고, 더 높은 입력 또는 변압기 권선 전류가 반드시 더 큰 듀티 사이클을 나타내는 것이 아니기 때문에 비단조 전류 램프 특성은 피크 전류 모드 제어를 어렵게 만들 수 있습니다.

전류가 단조적으로 상승할 때 피크 전류 감지가 일어나도록 하려면, 반드시 전체 작동 전압 및 부하 범위에서 D_effT_S가 전류-초 균형이 완료되는 지속 시간(D_CSBT_S)보다 항상 더 크도록 해야 합니다. 더 큰 D_eff를 갖는 PSFB에 대해서는 높은 효율이 기대되기 때문에, PSFB는 일반적으로 D_eff >> D_CSB가 기대되는 중간-중부하에서 더 큰 D_eff를 갖도록 설계합니다. 경부하에서 컨버터는 불연속 전도 모드에서 작동할 것으로 기대되며, 이 모드에서 D_eff는 입력/출력 전압 조건이 같을 때 연속 보드 하에서의 D_eff보다 더 작습니다. 경부하에서도 D_effT_S를 D_CSBT_S보다 더 크게 유지하기 위해 부하 전류를 바탕으로 주파수 감소 제어를 구현했습니다.

D_CSBT_S의 지속 시간은 피크 전류 모드 제어에서 중요한 요소가 됩니다. 전류-초 균형을 완료하는 데 걸리는 시간이야 말로 이제 백만 달러짜리 질문이 되었습니다. 이 질문에 답하려면 액티브 클램프 레그를 통과하는 전류 흐름을 계산해야 합니다.

V_CL이 항수이고 L_m = ∞라고 가정하면, 방정식 2은(는) 듀티 사이클 손실 기간(V_SEC = 0이고 i_SR1과 i_SR2가 정류 중인 기간) 동안 정류기 전류 변동률을 다음과 같이 표시합니다.

방정식 2.

\frac{{∆ i}_{s R}}{∆ t} = \frac{N_{p}}{N_{s}} \frac{V_{L r}}{L_{r}} = \frac{\frac{N_{s}}{N_{P}} V_{I N} - V_{C L}}{{(\frac{N_{s}}{N_{P}})}^{2} L_{r}}

여기서 V_Lr은 L_r에 걸친 전압입니다.

방정식 3은(는) 출력 인덕터 전류의 변동률을 계산합니다.

방정식 3.

\frac{{∆ i}_{L O}}{∆ t} = \frac{V_{C L} - {V O U T}_{}}{L_{o}}

방정식 4은(는) 키르히호프(Kirchhoff)의 전류 법칙과 함께 방정식 2 및 방정식 3을(를) 사용해 액티브 클램프 전류의 변동률을 계산합니다.

방정식 4.

{∆ i}_{C L} = {∆ i}_{s R} - {∆ i}_{L o} = [\frac{\frac{N_{s}}{N_{P}} V_{I N} - V_{C L}}{({\frac{N_{s}}{N_{P}}}^{2}) L_{r}} - \frac{V_{C L} - V_{O U T}}{L_{O}}] ∆ t

V_CL ≈ V_IN x N_S/N_P [3]이기 때문에 방정식 4에서 총 액티브 클램프 레그 전도 시간을 Δt로 적용하고 Δi_CL을 풀기만 하면 됩니다. 하지만, i_CL RMS(제곱 평균 제곱근) 값을 계산하려면 i_CL의 피크 값을 알아야 합니다. 그림 3에 나와 있는 것처럼, 시간 t₂에서 i_SEC = i_Lo(C_oss to V_CL 변동 후)이고 시간 t₃에서 i_SEC = i_SR(C_CL 변동 시작)인 경우 방정식 5은(는) i_CL,peak를 다음과 같이 도출합니다.

방정식 5.

i_{C L, p e a k} = {∆ i}_{C L | t 3 - t 2} = i_{C L | t 3} = (i_{s R} - i_{L O}) |t 3 - (i_{s R} - i_{L O})| t 3 = i_{s E C | t 3} - i_{s R | t 2} = {∆ i}_{s E C | t 3 - t 2} - {2 i}_{s R s | t 2} \approx - {2 i}_{s R s | t 2}

그림 3 액티브 클램프 전류 전도 기간 주변의 주요 파형.

t₂에서 방정식 6은(는) i_SR2 값을 다음과 같이 도출합니다.

방정식 6.

i_{s R 2 | t 2} = \frac{V_{I N}}{{}_{N_{P}}^{N_{s}}{L_{r}}} - (t_{2} - t_{1})

t₀부터 t₂까지 i_SR2 전류 감소율이 같다고 가정하면, 방정식 7은(는) t₂-t₁ 시간 기간을 다음과 같이 도출합니다.

방정식 7.

(t_{2} - t_{1}) = \sqrt{2 C_{O s s} \frac{N_{s} V_{C L} L_{r}}{N_{P} V_{I N}}}

C_L은 전류-초 균형을 유지해야 하기 때문에, 면적 A1과 A3의 합계는 면적 A2와 같습니다.

방정식 7에서 보는 것처럼, SR C_oss는 액티브 클램프 레그에서 피크 전류를 제어합니다. 낮은 C_oss SR FET를 선택하는 경우, 액티브 클램프 레그 RMS 전류가 더 낮아지기 때문에 따라서 컨버터 효율을 개선하는 데 도움이 됩니다.

다음은 액티브 스너버가 있는 PSFB 컨버터를 설계할 때 사용할 수 있는 몇 가지 설계 지침입니다.

QCL은 CCL 전류가 1차측으로 역류하는 것을 방지하려면 반드시 듀티 사이클 손실 기간 이후에 전원을 켜야 합니다.
QCL은 바디 다이오드가 ZVS에 아직 전류를 전도하고 있는 동안은 계속 켠 상태를 유지해야 합니다.
QCL 온타임이 길어질수록 VCL과 SR 전압 스트레스가 감소하지만 QCL RMS 전류는 증가합니다.
SR Coss는 액티브 클램프 레그 RMS 전류를 줄여줄 뿐 아니라 SR 전압 스트레스를 줄이는 데에도 도움을 줍니다.

액티브 클램프 방법은 풀 브리지 정류기에만 한정된 것이 아니며, 전류 더블러[4] 또는 센터 탭형 정류기 등 다른 유형의 정류기에도 적용 가능합니다. 그림 4은(는) 센터 탭형 정류기에 액티브 클램프를 적용한 PSFB 컨버터를 보여주며, 액티브 클램프 레퍼런스 설계를 적용한 3kW 위상 전환 풀 브리지(전력 밀도 >270-W/in³)에서 구현한 것입니다.

그림 4 센터 탭형 정류기 상에 액티브 스너버가 있는 PSFB 컨버터.

그림 5에서 보다시피, 250A 부하 전류에서 클램핑 손실 거의 없이 듀얼 액티브 클램프 레그를 사용해 SR 전압 스트레스를 40V 미만으로 클램핑할 수 있습니다.

그림 5 12V/3kW 출력에서 센터 탭형 정류기와 액티브 스너버를 적용한 PSFB 컨버터의 안정적 상태 파형.

4 요약

이 백서에서는 PSFB 컨버터가 피크 전류 모드 제어 방법 하에서 액티브 스너버와 함께 작동하도록 하는 제어 방법에 대해 설명합니다. 액티브 스너버를 사용하면 컨버터 효율을 획기적으로 향상시키는 스너버 회로 상에서 거의 전력 손실 없이 출력 정류기에 대한 전압 스트레스를 낮출 수 있습니다. 액티브 스너버에 의한 전류 교란이 피크 전류 모드 제어를 어렵게 만듭니다. 액티브 스너버 전원 스위치 온타임 고정 및 주파수 감소 제어를 구현하면 높은 효율에 피크 전류가 제어되는 PSFB 컨버터를 실현할 수 있습니다. 제안된 제어 방법을 적용해 400Vin, 12Vout/3kW PSFB 프로토타입을 구축했고, 이는 전체 작동 부하 범위에 걸쳐 출력 정류기 전압 스트레스를 250A 전체 부하에서 40V 미만으로 제한한다는 것이 입증되었습니다.