이 리소스는 원래 영어로 작성되었습니다. 이 번역은 편의를 위해 자동화 도구가 포함되었을 수 있는 방법을 사용하여 제공되는 것이며, TI는 번역의 정확성을 보장하지 않습니다. 항상 ti.com의 최신 영어 버전(이 버전을 우선함)를 참조하여 정확성을 확인하세요.
항공우주 및 방위 산업은 더 작은 디지털 수신기를 만들기 위해 최신 직접 무선 주파수(RF) 샘플링 아날로그-디지털 컨버터(ADC)를 채택하고 있습니다. 이러한 ADC는 RF 믹싱 단계를 없애고 안테나에 더 가깝게 배치되어 디지털 수신기 설계를 간소화하는 동시에 비용과 인쇄 회로 기판(PCB) 공간을 절약할 수 있습니다.
한 가지 중요한(그리고 종종 오해되는) 매개변수는 매우 작은 신호를 감지하기 위한 RF 게인의 양을 설정하는 ADC 잡음 수치입니다. 이 문서는 RF 샘플링 ADC의 잡음 수치를 계산하는 방법을 설명하고 ADC 잡음 수치가 RF 신호 체인 설계에 미치는 영향을 보여줍니다
디지털 리시버는 그림 1에 나와 있는 것처럼 두 가지 시나리오 중 하나로 작동합니다. 차단 조건에서는 간섭 요인이나 방해 전파가 존재하며 ADC가 포화되지 않도록 리시버는 감소된 RF 이득으로 작동해야 합니다. 이 설정에서 ADC는 간섭 요인에 의해 풀스케일에 가깝게 구동되므로 ADC의 큰 신호 신호 대 잡음비(SNR)에 따라 신호가 얼마나 약한지 감지할 수 있는 정도가 결정됩니다. 위상 잡음 및 스퓨리어스 프리 동적 범위와 같은 추가 성능 저하 메커니즘이 있습니다.
두 번째 시나리오에는 간섭자가 없습니다. 가능한 가장 약한 신호를 감지하는 것은 전적으로 리시버의 고유한 노이즈 플로어(일반적으로 리시버 감도로 측정되는 조건)에 따라 달라집니다. 잡음 수치는 리시버 신호 체인의 부품에 의한 SNR 저하를 측정합니다.
ADC의 잡음 수치는 일반적으로 리시버에서 가장 약한 링크(약 25~30dB)이며, 저잡음 증폭기(LNA)는 1dB 미만의 잡음입니다. 하지만 LNA를 사용하여 아날로그 RF 프론트 엔드(안테나에 가까움)에 게인을 추가하여 ADC 잡음 수치를 향상시킬 수 있습니다. 1dB 리시버 시스템 잡음 수치와 2dB 리시버 시스템 잡음 수치 사이의 차이는 약 20%로 해석됩니다. 이 차이는 1dB 잡음 수치를 가진 리시버가 진폭이 약 20% 더 낮은 신호를 감지할 수 있음을 의미합니다. 소프트웨어 정의 라디오(SDR)에서는 출력 전력을 줄여 배터리 수명을 절약하는 라디오로, 레이더에서는 더 먼 거리를 커버할 수 있는 라디오로 변환됩니다.
SDR 또는 디지털 레이더의 최신 리시버 설계는 크기, 무게 및 전력을 줄이기 위해 직접 RF 샘플링 ADC를 사용합니다. 이 아키텍처는 RF 하향 변환 혼합 단계를 없앰으로써 리시버 설계를 간소화합니다. ADC 잡음 수치가 좋을수록 필요한 게인이 적기 때문에 추가적인 절감 효과가 생깁니다. 또한, 추가 RF 이득을 적게 사용한다는 것은 방해 전파가 존재할 때 리시버에서 더 높은 동적 범위가 유지되면서 줄여야 할 이득이 적다는 것을 의미합니다.
Friis 방정식을 사용하여 리시버 시스템의 잡음 수치를 계산할 수 있습니다. 그림 2에 나와 있듯이 증폭기 2개와 ADC 1개를 지원하는 단순화된 이상적인 리시버를 가정하면 방정식 1는 다음과 같이 계단식 시스템 잡음 계수를 계산합니다.
여기서 Fx는 잡음 요인이며 Gx가 전력 이득입니다.
시스템 잡음 수치(데시벨)는 다음과 같습니다.
강조해야 할 두 가지 중요한 사항이 있습니다. 시스템 잡음 수치는 주로 첫 번째 요소의 잡음 수치 F1에 의해 결정되는데, 이득 G1과 G2가 ADC 잡음 수치 F3이 무시할 수 있을 정도로 충분히 크면 됩니다.
두 개의 계단식 LNA가 있는 시스템에서 20dB와 25dB 잡음 수치를 가진 두 개의 서로 다른 ADC를 비교하면 시스템 잡음 수치에 큰 차이가 있음을 알 수 있습니다(표 1 참조).
LNA1 | LNA2 | ADC1 | ADC2 | |
---|---|---|---|---|
잡음 수치 | 1dB | 3dB | 20dB | 25dB |
게인 | 12dB | 15dB | 0dB | 0dB |
결과로 얻은 시스템 잡음 수치 | 1.8dB | 2.9dB |
ADC2 열에 나열된 시스템(잡음 수치가 5dB 더 나쁜 시스템)을 시스템 잡음 수치가 2dB 미만이 되도록 하려면 표 2과 같이 세 번째 LNA(잡음 수치 = 3dB)를 사용하여 추가로 10dB의 이득을 얻어야 합니다.
표 2에서는 ADC 잡음 수치가 전체 시스템 잡음 치수에 미치는 영향을 보여줍니다. 세 번째 LNA를 추가하면 비용, 보드 영역(정합 부품, 라우팅 및 전원 공급) 및 시스템 전력 소비량이 늘어나고 전체 헤드룸을 더욱 줄일 수 있습니다.
LNA1 | LNA2 | LNA3 | ADC2 | |
---|---|---|---|---|
잡음 수치 | 1dB | 3dB | 3dB | 25dB |
게인 | 12dB | 15dB | 10dB | 0dB |
결과로 얻은 시스템 잡음 수치 | 1.4dB |
목표 리시버 감도가 -172dBm, 즉 절대 잡음 플로어(-174dBm + 2dB = -172dBm)보다 불과 2dB 높은 매우 약한 신호라고 가정하면 이 리시버에는 2dB 이상의 잡음 수치가 필요합니다. 위의 예제를 ADC1(표 1에 나열된 대로 20dB 잡음 수치)과 계단식 시스템 잡음 수치인 1.8dB를 사용하겠습니다.
그림 3 및 표 3에서 볼 수 있듯이 이득이 12dB인 LNA1은 입력 신호와 잡음을 모두 12dB 높이는 동시에 잡음 수치를 1dB 저하시킵니다(잡음 수치 LNA1 = 1dB). LNA2는 신호와 잡음을 모두 15dB 상승시킵니다. LNA2의 고유 잡음이 그림 3dB 더 높지만, LNA1의 12dB 이득 덕분에 그 영향은 0.2dB로 감소합니다.
마지막으로, ADC1의 잡음 기여(잡음 수치 = 20dB)는 두 LNA의 27dB 이득만큼 감소하면서 0.6dB로 감소합니다. 따라서 시스템 잡음 수치는 1.8dB로, 약한 입력 신호를 감지할 수 있는 약 0.2dB의 헤드룸이 남게 됩니다.
LNA1 | LNA2 | ADC | |
---|---|---|---|
잡음 수치(dB) | 1 | 3 | 20 |
게인(dB) | 12 | 15 | 0 |
잡음 전력(선형) 10^(잡음 수치/10) |
1.26 101/10 |
2 103/10 |
100 10100/10 |
전원 이득(선형) 10^(이득/10) |
15.85 1012/10 |
31.62 1015/10 |
1 100/10 |
LNA1만의 잡음 수치(dB) | 1 | – | – |
LNA1 + LNA2만의 잡음 수치(dB) | 1.2 10log[1.26+(2-1)/15.85] |
– | |
LNA1 + LNA2 + ADC의 잡음 수치(dB) | 1.8 10log[1.26 + (2-1)/15.85 + (100-1)/15.85/31.62] |
||
시스템 잡음 수치(dB)에 대한 추가 영향 | 1 | 0.2 | 0.6 |
고속 데이터 컨버터는 장치별 데이터시트에 잡음 수치를 나열하는 경우가 거의 없습니다. ADC32RF54 RF 샘플링 ADC에 대한 일반적인 데이터 시트 매개 변수(표 4 참조)를 사용하는 방정식 3을 사용하여 ADC의 잡음 수치를 계산할 수 있습니다.
매개 변수 | 설명 | ADC32RF54 (1x AVG) |
ADC32RF54 (2x AVG) |
---|---|---|---|
V | 입력 풀스케일 전압 피크-투-피크(Vpp) | 1.1 | 1.35 |
RIN | 입력 종단 임피던스(Ω) | 100Ω | |
FS | ADC 샘플링 속도 | 2.6GSPS | |
SNR | 작은 입력 신호(dBFS)에 대한 ADC SNR, 일반적으로 –20dBFS | 64.4 | 67.1 |
ADC Noise figure (dB) = PSIG,dBm + 174 dBm – SNR (dBFS) – bandwidth (Hz)
ADC32RF54의 경우 잡음 수치를 통해 다음을 계산합니다.
잡음 수치(1x AVG) = 20.3dB
10log[(1.1/2/sqrt(2))2/100 x 1000] +174 – 64.4 – 10log[2.6e9/2]
잡음 수치(2x AVG) = 19.3dB
10log[(1.35/2/sqrt(2))2/100 x 1000] +174 – 67.1 – 10log[2.6e9/2]