Encuentre los paquetes de TI

La cartera amplia de encapsulados de TI es compatible con miles configuraciones de encapsulados, tecnologías y productos diversos. Estos encapsulados incluyen opciones tradicionales de cerámica y plomo, además de encapsulados avanzados a escala de chip, que utilizan un enlace de cable de paso fino e interconexiones de chip invertido, junto con formatos como el SiP, módulos y chips apilados o integrados.

Seleccione una familia de encapsulados a continuación para ver las opciones o busque todos los encapsulados de TI para explorar la cartera completa de encapsulados de TI.

Aquí encontrará una descripción completa de las familias de encapsulados de TI.

Matriz de rejilla de bolas (BGA, Ball Grid Array)

Encapsulado de matriz de rejilla con un número elevado de bolas

Encapsulado plano cerámico (CFP)

Encapsulado rectangular cerámico con plomos en lados opuestos

Chip on Flex (COF)

Muy adecuado para aplicaciones con un alto número de pines y paso fino

Doble en línea (DIP, Dual In-Line)

Encapsulado de orificio pasante de doble fila

Die-Size Ball Grid Array, WCSP (DSBGA)

Formato pequeño para dispositivos con un número de pines de bajo a moderado

Matriz de contactos en rejilla (LGA, Land Grid Array)

Solución con alta densidad de pines en un encapsulado miniatura

Portador de chip con plomo (LCC, Leaded Chip Carrier)

Cuerpo plano y cuadrado con conductores o almohadillas en los cuatro lados y sin almohadillas expuestas

Módulo de alimentación

Totalmente integrado con matriz activa y componentes pasivos

Matriz de rejilla de pines (PGA, Pin Grid Array)

Solución con alta densidad de pines en un encapsulado miniatura

Cuádruple plano sin plomo (QFN, Quad Flat No Lead)

Encapsulado de perfil delgado sin plomo, rendimiento térmico mejorado

Encapsulado plano cuádruple (QFP)

Encapsulado con plomo en cuatro lados, térmicamente mejorado

Contorno pequeño (SO, Small Outline)

Encapsulado con plomo en lados opuestos

Perfil pequeño sin plomo (SON, Small Outline No Lead)

Baja inductancia del conductor, perfil delgado para aplicaciones portátiles

Contornos de transistor (TO, Transistor Outline)

Encapsulado de orificio pasante con huella reducida

Encapsulado a escala de chip micro (µCSP)

Alta capacidad de pines para sistemas compactos

White paper

Simplifying Signal Chain Design for High Performance in Small Systems

En este informe técnico, se abordan las consideraciones clave de diseño para trabajar con productos analógicos de encapsulados pequeños. El fin es ayudarlo a comprender cómo puede aprovechar en sus diseños las ventajas de estos dispositivos más pequeños.

PDF