センサ、画像処理、レーダー
TI のハイエンド アナログ製品ラインアップを活用することで、要求の厳しい防衛用途の仕様に対応可能
センシング、画像処理、レーダーの各アプリケーション分野での優れた開発能力
フェーズド アレイ レーダー システムに適したチャネル数の多い RF サンプリング トランシーバ
レーダー、電子戦、通信向けの高性能フェーズド アレイ システムを設計するには、多数のチャネルの統合能力と低消費電力が必須です。TI の RF サンプリング トランシーバは、チャネル密度が高く、信号帯域幅が広いので、機動性が高い小型ソリューションの迅速な開発に役立ちます。
AFE7950 Super-Heterodyne Solution for K-Band
How to Achieve Frequency Hopping with the AFE79xx
高速シグナル チェーンのトレーニング シリーズ
柔軟、小型、効率的な各種パワー マネージメント ソリューション
サイズ、重量、電力の要件を満たせるように、TI の各種パワー マネージメント製品は FPGA (フィールド プログラマブル ゲート アレイ) やデータ コンバータ向けに、高い電力密度と高い効率、低ノイズ、適切なシーケンシング機能をサポートしています。多様な電流レベルに対応できるように、モジュールやデュアル デバイス向けのオプションを取り揃えており、コンパクトな設計を実現しやすくなります。TI の電源エンジニアは、さまざまな設計仕様に合わせてカスタマイズしたソリューションを構築できるように、お客様を支援します。
Powering the AFE7920 with the TPS62913 Low-Ripple and Low-Noise Buck Converter (Rev. A)
Minimize noise and ripple with a low-noise buck converter
電子監視とジャミングに適した、広帯域幅で周波数に俊敏に対応する製品
超広帯域の無線周波数サンプリング コンバータは、広い範囲のスペクトルをキャプチャして観測します。TI の各種製品はデジタル制御方式を採用し、周波数に俊敏に対応できるので、活動が発生している周波数帯での迅速な操作が可能です。各種の低レイテンシ デバイスは、危機的な状況での迅速な分析と調整に貢献します。高周波のサンプル クロック シンセサイザとアクティブ バラン インターフェイスは、システムの完成度の向上に役立ちます。
Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization
Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter
Step-by-step considerations for designing wide-bandwidth multichannel systems
電子戦 に関する主な製品
パワー アンプ向けの統合型バイアス制御デバイス
無線周波数 (RF) パワー アンプの効率をピーク付近に保つには、高精度のセンシングと監視が必須です。RF パワー アンプ向けに TI が提供する一体型バイアス コントローラは、高精度の A/D コンバータ (ADC) と D/A コンバータ (DAC) のほか、ローカルとリモートの温度センシング、電流センシング、シーケンシング制御の各機能を統合しています。TI のパワー アンプ向けバイアス コントローラは、LDMOS (横方向拡散で形成する金属酸化膜半導体)、GaAs (ガリウム砒素)、高効率の GaN (窒化ガリウム) の各技術をサポートしています。
Temperature Compensation of Power Amplifier FET Bias Voltages
Biasing GaN and LDMOS RF Power Amplifiers in Aerospace and Defense
設計と開発に役立つリソース
ジッタおよび SNR カリキュレータ、ADC 用
JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比（SNR）性能の計算が可能になります。
PLLatinum™ シミュレーション・ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション・ツールです。これらの IC は LMX シリーズのフェーズ・ロック・ループ (PLL) とシンセサイザを搭載しています。
高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。
JESD204 rapid design IP (迅速設計知的財産) は、TI (...)
500 種類以上のアプリケーションを確認できます
必要なアプリケーションを検索すること、または市場カテゴリ別に参照することが可能です