JESD204B        

この 3 部構成のトレーニング シリーズでは、JESD204B シリアル インターフェイス規格を活用するための基礎とヒントを紹介します。この規格は、従来の LVDS および CMOS インターフェイスに比べて、基盤面積、FPGA/ASIC のピン数、確定的な待ち時間の改善を実現します。JESD204B を採用した TI の ADC、DAC、クロック IC と開発ツールを使用すると、迅速な評価、設計、JESD204B インターフェイスを活用した設計の実装を実現できます。このオンデマンド シリーズから詳細を今すぐご覧ください。