

# CD74ACT157 クワッド、2 ライン入力 1 ライン出力 データ セレクタ / マルチプレクサ

## 1 特長

- 入力は TTL 電圧互換
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- $\pm 24\text{mA}$  出力駆動電流
  - 15 F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- MIL-STD-883、Method 3015 に準拠した 2kV を超える ESD 保護


## 2 概要

このクワッド 2 ライン入力 1 ライン出力、データ セレクタ / マルチプレクサは、4.5V~5.5V の  $V_{CC}$  で動作するよう設計されています。

### パッケージ情報

| 部品番号       | パッケージ <sup>(1)</sup> | パッケージサイズ <sup>(2)</sup> | 本体サイズ <sup>(3)</sup> |
|------------|----------------------|-------------------------|----------------------|
| CD74ACT157 | D (SOIC, 16)         | 9.90 mm × 6mm           | 9.90 mm × 3.90 mm    |
|            | N (PDIP, 16)         | 19.31 mm × 9.4mm        | 19.31 mm × 6.35 mm   |
|            | PW (TSSOP, 16)       | 5.00 mm × 6.4mm         | 5.00 mm × 4.40 mm    |

- (1) 詳細については、[セクション 10](#) を参照してください。
- (2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



論理図 (正論理)



## Table of Contents

|  |   |  |    |
|--|---|--|----|
| <b>1 特長</b> .....                                | 1 | 6.2 Functional Block Diagram.....                                | 8  |
| <b>2 概要</b> .....                                | 1 | 6.3 Device Functional Modes.....                                 | 8  |
| <b>3 Pin Configuration and Functions</b> .....   | 3 | <b>7 Application and Implementation</b> .....                    | 9  |
| <b>4 Specifications</b> .....                    | 4 | 7.1 Power Supply Recommendations.....                            | 9  |
| 4.1 Absolute Maximum Ratings.....                | 4 | 7.2 Layout.....  | 9  |
| 4.2 ESD Ratings.....                             | 4 | <b>8 Device and Documentation Support</b> .....                  | 10 |
| 4.3 Recommended Operating Conditions.....        | 4 | 8.1 Documentation Support (Analog).....                          | 10 |
| 4.4 Thermal Information.....                     | 4 | 8.2 ドキュメントの更新通知を受け取る方法.....                                      | 10 |
| 4.5 Electrical Characteristics.....              | 5 | 8.3 サポート・リソース.....   | 10 |
| 4.6 Switching Characteristics.....               | 5 | 8.4 Trademarks.....  | 10 |
| 4.7 Operating Characteristics.....               | 5 | 8.5 静電気放電に関する注意事項.....   | 10 |
| <b>5 Parameter Measurement Information</b> ..... | 6 | 8.6 用語集.....   | 10 |
| <b>6 Detailed Description</b> .....              | 8 | <b>10 Mechanical, Packaging, and Orderable Information</b> ..... | 11 |
| 6.1 Overview.....                                | 8 |  |    |

### 3 Pin Configuration and Functions




図 3-1. N, D, or PW Package; 16-Pin PDIP, SOIC, or TSSOP (Top View)

表 3-1. Pin Functions

| PIN                        |     | TYPE <sup>(1)</sup> | DESCRIPTION   |
|----------------------------|-----|---------------------|---|
| NAME                       | NO. |                     |   |
| A/B                        | 1   | I                   | Address select  |
| 1A                         | 2   | I                   | Channel 1, data input A   |
| 1B                         | 3   | I                   | Channel 1, data input B   |
| 1Y                         | 4   | O                   | Channel 1, data output  |
| 2A                         | 5   | I                   | Channel 2, data input A   |
| 2B                         | 6   | I                   | Channel 2, data input B   |
| 2Y                         | 7   | O                   | Channel 2, data output  |
| GND                        | 8   | G                   | Ground  |
| 3Y                         | 9   | O                   | Channel 3, data output  |
| 3B                         | 10  | I                   | Channel 3, data input B   |
| 3A                         | 11  | I                   | Channel 3, data input A   |
| 4Y                         | 12  | O                   | Channel 4, data output  |
| 4B                         | 13  | I                   | Channel 4, data input B   |
| 4A                         | 14  | I                   | Channel 4, data input A   |
| G-bar                      | 15  | I                   | Output strobe, active low   |
| V <sub>CC</sub>            | 16  | P                   | Positive supply   |
| Thermal pad <sup>(2)</sup> |     | —                   | The thermal pad can be connected to GND or left floating. Do not connect to any other signal or supply. |

(1) Signal Types: I = Input, O = Output, I/O = Input or Output, P = Power, G = Ground.

(2) WBQB package only.

## 4 Specifications

### 4.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)<sup>(1)</sup>

|                                |  | MIN  | MAX  | UNIT |
|--------------------------------|--|------|------|------|
| V <sub>CC</sub>                | Supply voltage range   | -0.5 | 6    | V    |
| I <sub>IK</sub> <sup>(2)</sup> | Input clamp current<br>(V <sub>I</sub> < 0 V or V <sub>I</sub> > V <sub>CC</sub> )       |      | ±20  | mA   |
| I <sub>OK</sub> <sup>(2)</sup> | Output clamp current<br>(V <sub>O</sub> < 0 V or V <sub>O</sub> > V <sub>CC</sub> )      |      | ±50  | mA   |
| I <sub>O</sub>                 | Continuous output current<br>(V <sub>O</sub> > 0 V or V <sub>O</sub> < V <sub>CC</sub> ) |      | ±50  | mA   |
|                                | Continuous current through V <sub>CC</sub> or GND  |      | ±100 | mA   |
| T <sub>stg</sub>               | Storage temperature range  | -65  | 150  | °C   |

- (1) Stresses beyond those listed under “absolute maximum ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under “recommended operating conditions” is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

### 4.2 ESD Ratings

|                    |                         |   | VALUE | UNIT |
|--------------------|-------------------------|---|-------|------|
| V <sub>(ESD)</sub> | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001 <sup>(1)</sup> | ±2000 | V    |

- (1) JEDEC document JEP155 states that 500V HBM allows safe manufacturing with a standard ESD control process.

### 4.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)<sup>(1)</sup>

|                 |                                    | T <sub>A</sub> = 25°C |                 | -55°C to 125°C |                 | -40°C to 85°C |                 | UNIT |
|-----------------|------------------------------------|-----------------------|-----------------|----------------|-----------------|---------------|-----------------|------|
|                 |                                    | MIN                   | MAX             | MIN            | MAX             | MIN           | MAX             |      |
| V <sub>CC</sub> | Supply voltage                     | 4.5                   | 5.5             | 4.5            | 5.5             | 4.5           | 5.5             | V    |
| V <sub>IH</sub> | High-level input voltage           | 2                     |                 | 2              |                 | 2             |                 | V    |
| V <sub>IL</sub> | Low-level input voltage            |                       | 0.8             |                | 0.8             |               | 0.8             | V    |
| V <sub>I</sub>  | Input voltage                      | 0                     | V <sub>CC</sub> | 0              | V <sub>CC</sub> | 0             | V <sub>CC</sub> | V    |
| V <sub>O</sub>  | Output voltage                     | 0                     | V <sub>CC</sub> | 0              | V <sub>CC</sub> | 0             | V <sub>CC</sub> | V    |
| I <sub>OH</sub> | High-level output current          |                       | -24             |                | -24             |               | -24             | mA   |
| I <sub>OL</sub> | Low-level output current           |                       | 24              |                | 24              |               | 24              | mA   |
| Δt/Δv           | Input transition rise or fall rate |                       | 10              |                | 10              |               | 10              | ns/V |

- (1) All unused inputs of the device must be held at V<sub>CC</sub> or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

### 4.4 Thermal Information

| THERMAL METRIC <sup>(1)</sup> |  | CD74ACT157 |          |            | UNIT |
|-------------------------------|--|------------|----------|------------|------|
|                               |  | D (SOIC)   | N (PDIP) | PW (TSSOP) |      |
|                               |  | 16         |          |            |      |
| R <sub>θJA</sub>              | Junction-to-ambient thermal resistance | 119.9      | 67       | 145.7      | °C/W |

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC package thermal metrics](#) application report.

## 4.5 Electrical Characteristics

over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER                       | TEST CONDITIONS   |   | V <sub>CC</sub> | T <sub>A</sub> = 25 °C |      | -55°C to 125°C |      | -40°C to 85°C |     | UNIT |
|---------------------------------|---|---|-----------------|------------------------|------|----------------|------|---------------|-----|------|
|                                 |   |   |                 | MIN                    | MAX  | MIN            | MAX  | MIN           | MAX |      |
| V <sub>OH</sub>                 | V <sub>I</sub> = V <sub>IH</sub> or V <sub>IL</sub>         | I <sub>OH</sub> = -50 μA                | 4.5 V           | 4.4                    |      | 4.4            |      | 4.4           | V   |      |
|                                 |   | I <sub>OH</sub> = -24 mA                | 4.5 V           | 3.94                   |      | 3.7            |      | 3.8           |     |      |
|                                 |   | I <sub>OH</sub> = -50 mA <sup>(1)</sup> | 5.5 V           |                        |      | 3.85           |      |               |     |      |
|                                 |   | I <sub>OH</sub> = -75 mA <sup>(1)</sup> | 5.5 V           |                        |      |                |      | 3.85          |     |      |
| V <sub>OL</sub>                 | V <sub>I</sub> = V <sub>IH</sub> or V <sub>IL</sub>         | I <sub>OL</sub> = 50 μA                 | 4.5 V           |                        | 0.1  |                | 0.1  |               | V   |      |
|                                 |   | I <sub>OL</sub> = 24 mA                 | 4.5 V           |                        | 0.36 |                | 0.5  |               |     | 0.44 |
|                                 |   | I <sub>OL</sub> = 50 mA <sup>(1)</sup>  | 5.5 V           |                        |      |                | 1.65 |               |     |      |
|                                 |   | I <sub>OL</sub> = 75 mA <sup>(1)</sup>  | 5.5 V           |                        |      |                |      |               |     | 1.65 |
| I <sub>I</sub>                  | V <sub>I</sub> = V <sub>CC</sub> or GND                     |   | 5.5 V           |                        | ±0.1 |                | ±1   |               | ±1  | μA   |
| I <sub>CC</sub>                 | V <sub>I</sub> = V <sub>CC</sub> or GND, I <sub>O</sub> = 0 |   | 5.5 V           |                        | 8    |                | 160  |               | 80  | μA   |
| ΔI <sub>CC</sub> <sup>(2)</sup> | V <sub>I</sub> = V <sub>CC</sub> - 2.1 V                    |   | 4.5 V to 5.5 V  |                        | 2.4  |                | 3    |               | 2.8 | mA   |
| C <sub>i</sub>                  |   |   |                 |                        | 10   |                | 10   |               | 10  | pF   |

- (1) Test one output at a time, not exceeding 1-second duration. Measurement is made by forcing indicated current and measuring voltage to minimize power dissipation. Test verifies a minimum 50-Ω transmission-line drive capability at 85°C and 75-Ω transmission-line drive capability at 125°C.
- (2) Additional quiescent supply current per input pin, TTL inputs high, 1 unit load

表 4-1. Act Input Loading Table

| INPUT       | UNIT LOAD |
|-------------|-----------|
| A or B      | 0.37      |
| $\bar{G}$   | 0.83      |
| $\bar{A}/B$ | 1.33      |

## 4.6 Switching Characteristics

over recommended operating free-air temperature range, V<sub>CC</sub> = 5 V ± 0.5 V, C<sub>L</sub> = 50 pF (unless otherwise noted) (see [Load Circuit and Voltage Waveforms](#))







| PARAMETER        | FROM (INPUT) | TO (OUTPUT) | -55°C to 125°C |      | -40°C to 85°C |      | UNIT |
|------------------|--------------|-------------|----------------|------|---------------|------|------|
|                  |              |             | MIN            | MAX  | MIN           | MAX  |      |
| t <sub>PLH</sub> | A or B       | Any Y       | 2.4            | 9.5  | 2.5           | 8.6  | ns   |
| t <sub>PHL</sub> |              |             | 2.4            | 9.5  | 2.5           | 8.6  |      |
| t <sub>PLH</sub> | $\bar{A}/B$  | Any Y       | 3.6            | 14.5 | 3.8           | 13.2 | ns   |
| t <sub>PHL</sub> |              |             | 3.6            | 14.5 | 3.8           | 13.2 |      |
| t <sub>PLH</sub> | $\bar{G}$    | Any Y       | 3.4            | 13.5 | 3.6           | 12.3 | ns   |
| t <sub>PHL</sub> |              |             | 3.4            | 13.5 | 3.6           | 12.3 |      |

## 4.7 Operating Characteristics

V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C

| PARAMETER       | TYP | UNIT |
|-----------------|-----|------|
| C <sub>pd</sub> | 156 | pF   |

## 5 Parameter Measurement Information



- A.  $C_L$  includes probe and test-fixture capacitance.
- B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
- C. All input pulses are supplied by generators having the following characteristics:  $PRR \leq 1 \text{ MHz}$ ,  $Z_O = 50 \Omega$ ,  $t_r = 3 \text{ ns}$ ,  $t_f = 3 \text{ ns}$ . Phase relationships between waveforms are arbitrary.
- D. For clock inputs,  $f_{max}$  is measured with the input duty cycle at 50%.
- E. The outputs are measured one at a time with one input transition per measurement.
- F.  $t_{PLH}$  and  $t_{PHL}$  are the same as  $t_{pd}$ .
- G.  $t_{PZL}$  and  $t_{PZH}$  are the same as  $t_{en}$ .
- H.  $t_{PLZ}$  and  $t_{PHZ}$  are the same as  $t_{dis}$ .
- I. All parameters and waveforms are not applicable to all devices.

 **5-1. Load Circuit and Voltage Waveforms**

| TEST              | S1                |
|-------------------|-------------------|
| $t_{PLH}/t_{PHL}$ | Open              |
| $t_{PLZ}/t_{PZL}$ | $2 \times V_{CC}$ |
| $t_{PHZ}/t_{PZH}$ | GND               |

## 6 Detailed Description

### 6.1 Overview

The CD74ACT157 features a common strobe ( $\overline{G}$ ) input. When the strobe is high, all outputs are low. When the strobe is low, a 4-bit word is selected from one of two sources and is routed to the four outputs. The device provides true data.

### 6.2 Functional Block Diagram




図 6-1. Logic Diagram (Positive Logic)

### 6.3 Device Functional Modes

表 6-1. Function Table

| INPUTS         |     |   |   | OUTPUT |
|----------------|-----|---|---|--------|
| $\overline{G}$ | A/B | A | B | Y      |
| H              | X   | X | X | L      |
| L              | L   | L | X | L      |
| L              | L   | H | X | H      |
| L              | H   | X | L | L      |
| L              | H   | X | H | H      |



## 7 Application and Implementation

### 注

以下のアプリケーションに関するセクションの情報は、TI の部品仕様の一部ではなく、TI はこれらの情報の正確性や完全性を保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 Power Supply Recommendations

The power supply can be any voltage between the MIN and MAX supply voltage rating located in the [Recommended Operating Conditions](#) table.

Each  $V_{CC}$  pin should have a good bypass capacitor to prevent power disturbance. For devices with a single supply, 0.1 $\mu$ F is recommended; if there are multiple  $V_{CC}$  pins, then 0.01 $\mu$ F or 0.022  $\mu$ F is recommended for each power pin. It is acceptable to parallel multiple bypass caps to reject different frequencies of noise. A 0.1 $\mu$ F and a 1 $\mu$ F are commonly used in parallel. The bypass capacitor should be installed as close to the power pin as possible for best results.

### 7.2 Layout

#### 7.2.1 Layout Guidelines

When using multiple bit logic devices, inputs should not float. In many cases, functions or parts of functions of digital logic devices are unused. Some examples are when only two inputs of a triple-input AND gate are used, or when only 3 of the 4-buffer gates are used. Such input pins should not be left unconnected because the undefined voltages at the outside connections result in undefined operational states. Specified in Layout Diagram are rules that must be observed under all circumstances. All unused inputs of digital logic devices must be connected to a high or low bias to prevent them from floating. The logic level that should be applied to any particular unused input depends on the function of the device. Generally they will be tied to GND or  $V_{CC}$ , whichever makes more sense or is more convenient. It is acceptable to float outputs unless the part is a transceiver. If the transceiver has an output enable pin, it will disable the outputs section of the part when asserted. This will not disable the input section of the I/Os so they also cannot float when disabled.

#### 7.2.2 Layout Example




図 7-1. Example Layout for the CD74ACT157

## 8 Device and Documentation Support

### 8.1 Documentation Support (Analog)

#### 8.1.1 Related Links

The table below lists quick access links. Categories include technical documents, support and community resources, tools and software, and quick access to sample or buy.

表 8-1. Related Links

| PARTS      | PRODUCT FOLDER             | SAMPLE & BUY               | TECHNICAL DOCUMENTS        | TOOLS & SOFTWARE           | SUPPORT & COMMUNITY        |
|------------|----------------------------|----------------------------|----------------------------|----------------------------|----------------------------|
| CD74ACT157 | <a href="#">Click here</a> | <a href="#">Click here</a> | <a href="#">Click here</a> | <a href="#">Click here</a> | <a href="#">Click here</a> |

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 8.4 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 9

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### Changes from Revision B (June 2003) to Revision C (August 2024)

Page

- |  |   |
|--|---|
| • パッケージ情報の表、ピンの機能の表、ESD 定格の表、熱に関する情報の表、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加..... | 1 |
| • Updated RθJA values: D = 73 to 119.9, PW = 108 to 145.7, all values in °C/W.....   | 4 |

## 10 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

**PACKAGING INFORMATION**

| Orderable Device | Status<br>(1) | Package Type | Package Drawing | Pins | Package Qty | Eco Plan<br>(2) | Lead finish/<br>Ball material<br>(6) | MSL Peak Temp<br>(3) | Op Temp (°C) | Device Marking<br>(4/5) | Samples                 |
|------------------|---------------|--------------|-----------------|------|-------------|-----------------|--------------------------------------|----------------------|--------------|-------------------------|-------------------------|
| CD74ACT157E      | ACTIVE        | PDIP         | N               | 16   | 25          | RoHS & Green    | NIPDAU                               | N / A for Pkg Type   | -55 to 125   | CD74ACT157E             | <a href="#">Samples</a> |
| CD74ACT157M      | OBSOLETE      | SOIC         | D               | 16   |             | TBD             | Call TI                              | Call TI              | -55 to 125   | ACT157M                 |                         |
| CD74ACT157M96    | ACTIVE        | SOIC         | D               | 16   | 2500        | RoHS & Green    | NIPDAU                               | Level-1-260C-UNLIM   | -55 to 125   | ACT157M                 | <a href="#">Samples</a> |
| CD74ACT157PW     | OBSOLETE      | TSSOP        | PW              | 16   |             | TBD             | Call TI                              | Call TI              | -55 to 125   | HM157                   |                         |
| CD74ACT157PWR    | ACTIVE        | TSSOP        | PW              | 16   | 2000        | RoHS & Green    | NIPDAU                               | Level-1-260C-UNLIM   | -55 to 125   | HM157                   | <a href="#">Samples</a> |

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated