

CC274xR-Q1、CC274xP-Q1 車載用 SimpleLink™ Bluetooth® 6.0 Low Energy ワイヤレスマイコン

1 特長

ワイヤレス MCU 処理エレメント

- FPU (浮動小数点ユニット)、TrustZone®-M サポート、機械学習アクセラレーション向けの CDE (カスタムデータパス拡張機能) を搭載した Arm® Cortex®-M33 プロセッサ (96MHz)
- アルゴリズム処理ユニット (APU) (96MHz)
 - 効率的なベクトル演算と行列演算のための数学アクセラレータ
 - IFFT 用 Bluetooth® 6.0 チャンネル サウンディング後処理サポートや、MUSIC (MUltiple Signal Classification) などの高度な超分解能アルゴリズム

ワイヤレス MCU メモリ

- 最大 1MB のインシステム プログラマブル フラッシュ
- 最大 162KB の SRAM
- セキュア ブート信頼済みのルート (RoT) およびシリアル (SPI/UART) ブートローダー付きの 32KB のシステム ROM
- シリアル ワイヤ デバッグ (SWD)

車載用に認定済み

- AEC-Q100 グレード 2 認定済み:
 - デバイス温度: 接合部温度 $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
- HBM ESD 分類レベル 2
- CDM ESD 分類レベル C3

MCU 周辺機器

- 23 個の GPIO、デジタル ペリフェラルを複数の GPIO に配線可能
 - 2 つの IO パッド SWD、GPIO と多重化
 - 2 つの IO パッド LFXT、GPIO と多重化
 - 19 の DIO (アナログまたはデジタル IO)
- すべての GPIO に、ウェークアップおよび割り込み機能付き
- 3×16 ビットおよび 1×32 ビットの汎用タイマ、直交デコード モードをサポート
- リアルタイム クロック (RTC)
- ウォッチドッグ タイマ
- Bluetooth チャンネル サウンディング後処理に使用する、無線、RTOS、アプリケーション動作システムタイマ
- 12 ビット ADC、最大 1.2Msps、8 個の外部入力
- 温度センサとバッテリー モニタ
- 1 つの低消費電力コンパレータ
- LIN 機能を搭載した 2 つの UART

- 2 つの SPI
- 1 つの I2C
- 1 つの I2S
- 1 つの CAN-FD コントローラ

セキュリティイネーブラ (実現機能)

- ISO21434 車載用サイバー セキュリティ準拠
- 暗号化アクセラレーション動作とセキュア キー ストレージをサポートする独自のコントローラと専用メモリを搭載したハードウェア セキュリティ モジュール (HSM):
 - AES (最大 256 bit) 暗号化アクセラレータ
 - ECC (最大 521 ビット)、RSA (最大 3072 ビット) 公開鍵アクセラレータ
 - SHA-2 (最大 512 ビット) アクセラレータ
 - 真の乱数ジェネレータ
 - HSM ファームウェア アップデートのサポート
- 遅延の制約が厳しいリンクレイヤ暗号化動作に適した、個別の AES 128 ビット暗号化アクセラレータ (LAES)
- セキュア ブートとセキュアなファームウェア更新
- Cortex®-M33 TrustZone-M、MPU、ソフトウェア分離用メモリ ファイアウォール
- 電圧グリッチモニタ (VGM)

3.3V で低消費電力

- オンチップの降圧型 DC/DC コンバータ
- RX 電流: 6.1mA
- 0dBm での TX 電流: 7.7mA
- +10dBm での TX 電流: 24mA
- +20dBm での TX 電流: 128mA (P バージョン)
- アクティブ モードの MCU 96MHz (CoreMark®): 6.8mA
- スタンバイ: 0.9µA (低電力モード、RTC オン、RAM データ完全保持)
- リセットまたはシャットダウン: 160nA

無線プロトコルのサポート 高性能の無線

- Bluetooth® Low Energy 仕様と互換性のある 2.4GHz RF トランシーバ
- 最大 +10dBm の出力電力 (R バージョン)
- 最大 +20dBm の出力電力 (P バージョン)
- BALUN 内蔵
- RF スイッチを内蔵
- レシーバ感度:
 - Bluetooth® LE 125kbps で -103.5dBm
 - Bluetooth® LE 1Mbps で -97dBm

法規制の順守



- 国際的な無線周波数規制への準拠を目標としたシステム向けに設計
 - EN 300 328 (ヨーロッパ)
 - FCC CFR47 Part 15 (米国)
 - ARIB STD-T66 (日本)

開発ツールとソフトウェア

- LP-EM-CC2745R10-Q1 LaunchPad™ 開発キット
- Bluetooth 6.0 チャンネル サウンディング用 BP-EM-CS 複数アンテナ ボード
- SimpleLink™ Low Power F3 ソフトウェア開発キット (SDK)
 - SDK の、完全認定済み Bluetooth® ソフトウェア プロトコル スタック
 - 最大 32 の同時マルチロール接続
 - Bluetooth 6.0 チャンネル サウンディングをサポート
 - セキュア カー アクセシシステム向けの CCC Digital Key 3 / ICCE Bluetooth API をサポート

- SysConfig システム コンフィギュレーション ツール
- SmartRF™ Studio による容易な無線構成

動作範囲:

- 接合部温度、T_J: -40°C ~ 125°C
- 広い電源電圧範囲: 1.71V ~ 3.8V

パッケージ

- ウェットアップ フランク付きの 6mm × 6mm QFN40 パッケージ
- RoHS 準拠のパッケージ

2 アプリケーション

- 車載用
 - カー アクセシとセキュリティ システム
 - デジタル キー
 - Phone-as-a-Key (PaaK: 電話をキーとして使用)
 - パッシブ エントリ、パッシブ スタート (PEPS)
 - リモート キーレス エントリ (RKE)

3 概要

SimpleLink™ CC274xR-Q1 および CC274xP-Q1 デバイスは、車載用アプリケーション用の Bluetooth® Low Energy 6.0 をサポートする AEC-Q100 準拠ワイヤレスマイクロコントローラ (MCU) です。これらのデバイスは、パッシブ エントリ、パッシブ スタート (PEPS)、PaaK (Phone-as-a-Key、電話をキーとして使用)、リモート キーレス エントリ (RKE) を含むカー アクセシなどのアプリケーションで、低消費電力のワイヤレス通信に最適化されています。このデバイスの主な特長を以下に示します。

- Bluetooth® 6.0 およびそれ以前のバージョン機能に対応:
 - LE Coded PHY (長距離)、LE 2Mbit PHY (高速)、アドバタイズ拡張機能、複数のアドバタイズメント セット、CSA#2 の他、以前の Low Energy 仕様との後方互換性。
 - Bluetooth® チャンネル サウンディング テクノロジーとアルゴリズム処理ユニット (APU) で、高精度、低コスト、安全な位相ベースの距離測定メカニズムを実現し、距離推定を可能にします。
 - APU を使用すると、FFT を含む距離測定信号処理アルゴリズムや MUSIC (MULTiple Signal Classification) などの超分解能の複雑なアルゴリズムを、最小のエネルギー消費、レイテンシーと電力効率の良い方法で実行できます。
- 機械学習アクセラレーション用の Arm (Custom Data Extension) CDE 命令のサポート
- SimpleLink™ Low Power F3 ソフトウェア開発キット (SDK) に、完全認定済み Bluetooth ソフトウェア プロトコル スタックを搭載
- コネクテッド ワイヤレス マイコン向けの高度なセキュリティ機能:
 - 暗号化アクセラレーションおよび乱数生成操作を処理する専用コントローラを備えた分離 HSM 環境
 - 変更不可能なシステム ROM によって信頼ルートが実現されたセキュア ブートとファームウェア更新
 - Arm Cortex M33 TrustZone-M ベースの信頼できる実行環境のサポート
 - HSM と TrustZone-M によるセキュア キー ストレージのサポート
 - 電圧グリッチ インジェクションなど、低コスト、低労力、非侵襲的な物理的攻撃の脅威を軽減するハードウェア障害 センサ。
 - 専用の AES-128 HW アクセラレータにより、タイミング クリティカルなリンクレイヤの暗号化 / 復号化動作を処理
- RTC が動作し、162KB SRAM を完全に保持しながらもスタンバイ電流が極めて小さいので、特にスリープ間隔が長いアプリケーションでバッテリー寿命を大幅に延長できます。
- 最小のスタンバイ電流で拡張した温度範囲をサポート

- 内蔵のバランと RF スイッチにより、P バージョンでも同じ RF ピンで送信および受信動作をサポートします。その結果、基板レイアウトの部品表 (BOM) を削減できます
- Bluetooth Low Energy に対応する優れた無線感度および堅牢性能 (選択度、ブロッキング)

CC274xR/P-Q1 デバイスは SimpleLink™ MCU プラットフォームに属しており、シングル コア ソフトウェア開発キット (SDK) と豊富なツール セットを備えた共通の使いやすい開発環境を共有する Wi-Fi®、Bluetooth Low Energy、Thread、Zigbee、Sub1GHz MCU、ホスト MCU で構成されています。SimpleLink™ プラットフォームは一度で統合を実現でき、製品ラインアップのどのデバイスの組み合わせでも設計に追加できるので、設計要件変更の際もコードの 100% 再利用が可能です。詳細については、SimpleLink™ MCU プラットフォームを参照してください。

表 3-1. 製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
CC2745P10-Q1	QFN40	6.0mm × 6.0mm
CC2745R10-Q1	QFN40	6.0mm × 6.0mm
CC2745R7-Q1	QFN40	6.0mm × 6.0mm
CC2744R7-Q1	QFN40	6.0mm × 6.0mm

- (1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
 (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

4 機能ブロック図




図 4-1. 機能ブロック図

ADVANCE INFORMATION

Table of Contents

1 特長.....	1	6.5 RHA Peripheral Signal Descriptions.....	16
2 アプリケーション.....	2	7 Device and Documentation Support	22
3 概要.....	2	7.1 Device Nomenclature.....	22
4 機能ブロック図.....	4	7.2 Tools and Software.....	22
5 Device Comparison.....	6	7.3 Documentation Support.....	24
6 Pin Configuration and Functions.....	7	7.4 サポート・リソース.....	24
6.1 Pin Diagram—RHA package.....	7	7.5 Trademarks.....	24
6.2 Signal Descriptions – RHA Package.....	9	7.6 静電気放電に関する注意事項.....	25
6.3 Connections for Unused Pins and Modules— RHA Package.....	10	7.7 用語集.....	25
6.4 RHA Peripheral Pin Mapping.....	11	8 Revision History.....	25
		9 Mechanical, Packaging, and Orderable Information..	26

5 Device Comparison


IP	CC2745P10-Q1	CC2745R10-Q1	CC2745R7-Q1	CC2744R7-Q1
CM33 (MCU)	✓	✓	✓	✓
APU (Algorithm Processing Unit) (Bluetooth Channel Sounding Post-processing)	✓	✓	✓	✓
CAN-FD Controller	✓	✓	✓	
HSM	✓	✓	✓	✓
VGM	✓	✓	✓	✓
2x UART, 2x SPI, 1x I2C, 1x I2S	✓	✓	✓	✓
+10dBm PA	✓	✓	✓	✓
+20dBm PA	✓			
ADC12	✓	✓	✓	✓
Flash (KB)	1024 ⁽¹⁾	1024 ⁽¹⁾	768 ⁽¹⁾	768 ⁽¹⁾
SRAM (KB) (parity disabled)	162	162	128	128
SRAM (KB) (parity enabled)	144	144	128	128
GPIO	23	23	23	23
QFN PKG Size (mm x mm)	6 x 6	6 x 6	6 x 6	6 x 6

(1) 96KB of the device flash memory is reserved for the HSM firmware.

ADVANCE INFORMATION

6 Pin Configuration and Functions

6.1 Pin Diagram—RHA package




6-1. RHA (6mm × 6mm) Pinout, 0.5mm Pitch (Top View)

The following I/O pins marked in **6-1** in **bold** have high-drive capabilities:

- Pin 5, **DIO2**
- Pin 6, **DIO3**
- Pin 11, **DIO9_SWDIO**
- Pin 12, **DIO10_SWDCCK**
- Pin 19, **DIO17_A8**
- Pin 20, **DIO18_A7**

The following I/O pins marked in **6-1** in *italics* have analog capabilities:

- Pin 19, *DIO17_A8*
- Pin 20, *DIO18_A7*
- Pin 21, *DIO19_A6*
- Pin 22, *DIO20_A5*
- Pin 23, *DIO21_A4*
- Pin 24, *DIO22_A3*
- Pin 32, *DIO27_A1*
- Pin 33, *DIO28_A0*

The following I/O pins marked in  6-1 in *orange color* are supplied by VDDIO:

- Pin 3, DIO0
- Pin 4, DIO1
- Pin 5, DIO2
- Pin 6, DIO3
- Pin 7, DIO4
- Pin 8, DIO5
- Pin 10, DIO7
- Pin 11, DIO9_SWDIO
- Pin 12, DIO10_SWDCK
- Pin 13, DIO11
- Pin 14, DIO12
- Pin 15, DIO15
- Pin 16, DIO16

The following I/O pins marked in  6-1 in *blue color* are supplied by VDDS:

- Pin 19, DIO17_A8
- Pin 20, DIO18_A7
- Pin 21, DIO19_A6
- Pin 22, DIO20_A5
- Pin 23, DIO21_A4
- Pin 24, DIO22_A3
- Pin 26, DIO23_X32P
- Pin 27, DIO24_X32N
- Pin 32, DIO27_A1
- Pin 33, DIO28_A0

6.2 Signal Descriptions – RHA Package

表 6-1. Signal Descriptions—RHA Package

PIN		I/O	TYPE	DESCRIPTION
NAME	NO.			
VDDR	1	—	Power	Internal supply, must be powered from the internal DC/DC converter or the internal LDO ^{(1) (2) (3)}
VDDR	2	—	Power	Internal supply, must be powered from the internal DC/DC converter or the internal LDO ^{(1) (2) (3)}
DIO0	3	I/O	Digital	GPIO
DIO1	4	I/O	Digital	GPIO
DIO2	5	I/O	Digital	GPIO, high-drive capability
DIO3	6	I/O	Digital	GPIO, high-drive capability
DIO4	7	I/O	Digital	GPIO
DIO5	8	I/O	Digital	GPIO
VDDIO	9	—	Power	1.71V to 3.8V split rail I/O supply ⁽⁴⁾
DIO7	10	I/O	Digital	GPIO
DIO9_SWDIO	11	I/O	Digital	GPIO, SWD interface: mode select or SWDIO, high-drive capability
DIO10_SWDCCK	12	I/O	Digital	GPIO, SWD interface: clock, high-drive capability
DIO11	13	I/O	Digital	GPIO
DIO12	14	I/O	Digital	GPIO
DIO15	15	I/O	Digital	GPIO
DIO16	16	I/O	Digital	GPIO
VDDIO	17	—	Power	1.71V to 3.8V split rail I/O supply ⁽⁴⁾
VDDS	18	—	Power	1.71V to 3.8V supply ⁽⁴⁾
DIO17_A8	19	I/O	Digital or Analog	GPIO, analog capability, high-drive capability
DIO18_A7	20	I/O	Digital or Analog	GPIO, analog capability, high-drive capability
DIO19_A6	21	I/O	Digital or Analog	GPIO, analog capability
DIO20_A5	22	I/O	Digital or Analog	GPIO, analog capability
DIO21_A4	23	I/O	Digital or Analog	GPIO, analog capability
DIO22_A3	24	I/O	Digital or Analog	GPIO, analog capability
RSTN	25	I	Digital	Reset, active low. No internal pullup resistor
DIO23_X32P	26	I/O	Digital or Analog	GPIO, 32kHz crystal oscillator pin 1, Optional TCXO input
DIO24_X32N	27	I/O	Digital or Analog	GPIO, 32kHz crystal oscillator pin 2
VDDD	28	—	Power	For decoupling of internal 1.32V regulated core-supply. Connect an external 1µF decoupling capacitor. ⁽¹⁾
VDDS	29	—	Power	1.71V to 3.8V supply. Connect an external 10 µF decoupling capacitor. ⁽⁴⁾
DCDC	30	—	Power	Switching node of internal DC/DC converter ⁽⁴⁾
VDDS	31	—	Power	1.71V to 3.8V supply ⁽⁴⁾
DIO27_A1	32	I/O	Digital or Analog	GPIO, analog capability
DIO28_A0	33	I/O	Digital or Analog	GPIO, analog capability
VDDR	34	—	Power	Internal supply, must be powered from the internal DC/DC converter or the internal LDO. Connect an external 10 µF decoupling capacitor. ^{(1) (2) (3)}
X48P	35	—	Analog	48MHz crystal oscillator pin 1
X48N	36	—	Analog	48MHz crystal oscillator pin 2
NC	37	—	—	No Connect
VDDS	38	—	Power	1.71V to 3.8V supply ⁽⁴⁾

表 6-1. Signal Descriptions—RHA Package (続き)

PIN		I/O	TYPE	DESCRIPTION
NAME	NO.			
ANT	39	—	RF	2.4GHz TX, RX
NC	40	—	—	No Connect ⁽⁶⁾
EGP	—	—	GND	Ground – exposed ground pad ⁽⁵⁾

- (1) Do not supply external circuitry from this pin.
- (2) VDDR pins 1, 2, and 34 must be tied together on the PCB.
- (3) Output from internal DC/DC and LDO is trimmed to 1.5V.
- (4) For more details, see the technical reference manual listed in [Documentation Support](#).
- (5) EPG is the only ground connection for the device. A good electrical connection to the device ground on a printed circuit board (PCB) is imperative for proper device operation.
- (6) This pin is not connected to the die. In LP-EM-CC2745R10-Q1, LP-EM-CC2755P10 reference design, this pin is connected to the ground to give better shielding on the antenna path.

6.3 Connections for Unused Pins and Modules—RHA Package

表 6-2. Connections for Unused Pins—RHA Package

FUNCTION	SIGNAL NAME	PIN NUMBER	ACCEPTABLE PRACTICE ⁽¹⁾	PREFERRED PRACTICE ⁽¹⁾
GPIO (digital)	DIO _n	3–8 10 13–16	NC, GND, or VDDS	NC
		DIO9_SW _{DIO}		
SWD	DIO10_SW _{DCK}	12	NC, GND, or VDDS	GND or VDDS
	DIO _n _Am	19–24 32–33	NC, GND, or VDDS	NC
32.768kHz crystal	DIO23_X32P	26	NC or GND	NC
	DIO24_X32N	27		
DC/DC converter ⁽²⁾	DCDC	30	NC	NC
	VDDS	18, 29, 31, 38	VDDS	VDDS
Split Rail I/O supply	VDDIO	9, 17	VDDS	VDDS

- (1) NC = No connect
- (2) When the DC/DC converter is not used, the inductor between DCDC and VDDR can be removed. VDDR must still be connected and the 10 μF capacitor must be kept on the VDDR net.

6.4 RHA Peripheral Pin Mapping

表 6-3. RHA (QFN40) Peripheral Pin Mapping

PIN NO. QFN40	PIN NAME	SIGNAL NAME	SIGNAL TYPE ⁽¹⁾	PIN MUX ENCODING	SIGNAL DIRECTION
1	VDDR	VDDR	—	N/A	N/A
2	VDDR	VDDR	—	N/A	N/A
3	DIO0	GPIO0	I/O	0	I/O
		T0C0		1	I/O
		T1F		2	O
		T3C0N		3	O
		LPC0		4	O
		T1C0		5	I/O
4	DIO1	GPIO1	I/O	0	I/O
		CAN0TX		1	O
		T1C0		2	I/O
		T2C0		3	I/O
		UART0TXD		4	O
		T1C1		5	I/O
5	DIO2	GPIO2	I/O	0	I/O
		CAN0RX		1	I
		T1C1		2	I/O
		T0PE		3	O
		UART0RXD		4	I
		T1C2		5	I/O
6	DIO3	GPIO3	I/O	0	I/O
		SPI0SCLK		1	I/O
		I2S0SCLK		2	I/O
		T2PE		3	O
		UART1TXD		4	O
		T2C0		5	I/O
7	DIO4	GPIO4	I/O	0	I/O
		SPI0PICO		1	I/O
		SPI0POCI		2	I/O
		T1C2		3	I/O
		UART1RXD		4	I
		T2C1		5	I/O
		DTB12		7	O

ADVANCE INFORMATION

表 6-3. RHA (QFN40) Peripheral Pin Mapping (続き)

PIN NO. QFN40	PIN NAME	SIGNAL NAME	SIGNAL TYPE ⁽¹⁾	PIN MUX ENCODING	SIGNAL DIRECTION
8	DIO5	GPIO5	I/O	0	I/O
		SPI0POCI		1	I/O
		SPI0PICO		2	I/O
		T2C1		3	I/O
		T3C1N		4	O
		T2C2		5	I/O
		DTB11		7	O
9	VDDIO	VDDIO	—	N/A	N/A
10	DIO7	GPIO7	I/O	0	I/O
		SPI0CSN		1	I/O
		T2C2		2	I/O
		I2S0WS		3	I/O
		T3C2N		4	O
		DTB10		7	O
11	DIO9_SWDIO	GPIO9	I/O	0	I/O
		T0C1		1	I/O
		T2C0N		2	O
		I2S0SD0		3	I/O
		T0PE		4	O
		I2C0SCL		5	I/O
12	DIO10_SWDC K	GPIO10	I/O	0	I/O
		T0C2		1	I/O
		T2C1N		2	O
		I2S0SD1		3	I/O
		T2PE		4	O
		I2C0SDA		5	I/O
13	DIO11	GPIO11	I/O	0	I/O
		SPI1POCI		1	I/O
		SPI1PICO		2	I/O
		SWO		3	O
		T3C0		4	I/O
		T1F		5	O
		DTB9		7	O
14	DIO12	GPIO12	I/O	0	I/O
		SPI1PICO		1	I/O
		SPI1POCI		2	I/O
		T2C2N		3	O
		T3C1		4	I/O
		T3C2		5	I/O
		DTB8		7	O

ADVANCE INFORMATION

表 6-3. RHA (QFN40) Peripheral Pin Mapping (続き)

PIN NO. QFN40	PIN NAME	SIGNAL NAME	SIGNAL TYPE ⁽¹⁾	PIN MUX ENCODING	SIGNAL DIRECTION
15	DIO15	GPIO15	I/O	0	I/O
		SPI1SCLK		1	I/O
		T3C2		2	I/O
		T1C0N		3	O
		LPCO		4	O
		T3C1		5	I/O
16	DIO16	GPIO16	I/O	0	I/O
		I2S0MCLK		1	O
		SPI1CSN		2	I/O
		EXTCI		3	I
		T1F		4	I
		T3C0		5	I/O
		DTB7		7	O
17	VDDIO	VDDIO	—	N/A	N/A
18	VDDS	VDDS	—	N/A	N/A
19	DIO17_A8	GPIO17	I/O	0	I/O
		I2S0SCLK		1	I/O
		UART0RTS		2	O
		CAN0TX		3	O
		T0C0		4	I/O
		LRFD0		5	O
		ADC8		6	I
		DTB6		7	O
20	DIO18_A7	GPIO18	I/O	0	I/O
		I2S0WS		1	I/O
		UART0CTS		2	I
		CAN0RX		3	I
		T0C1		4	I/O
		LRFD1		5	O
		ADC7		6	I
		DTB5		7	O
21	DIO19_A6	GPIO19	I/O	0	I/O
		SPI0CSN		1	I/O
		UART0TXD		2	O
		UART0RXD		3	I
		I2S0SD0		4	I/O
		LRFD2		5	O
		ADC6/LPC+		6	I
		DTB4		7	O

ADVANCE INFORMATION

表 6-3. RHA (QFN40) Peripheral Pin Mapping (続き)

PIN NO. QFN40	PIN NAME	SIGNAL NAME	SIGNAL TYPE ⁽¹⁾	PIN MUX ENCODING	SIGNAL DIRECTION
22	DIO20_A6	GPIO20	I/O	0	I/O
		SPI0SCLK		1	I/O
		UART0RXD		2	I
		UART0TXD		3	O
		I2S0SD1		4	I/O
		LRFD3		5	O
		ADC5/LPC+/LPC-		6	I
		DTB3		7	O
23	DIO21_A4	GPIO21	I/O	0	I/O
		SPI0PICO		1	I/O
		UART1TXD		2	O
		I2C0SCL		3	I/O
		T1C1N		4	O
		LRFD4		5	O
		ADC4/LPC+/LPC-		6	I
		DTB2		7	O
24	DIO22_A3	GPIO22	I/O	0	I/O
		SPI0POCI		1	I/O
		UART1RXD		2	I
		I2C0SDA		3	I/O
		T1C2N		4	O
		LRFD5		5	O
		ADC3		6	I
		DTB1		7	O
25	RTSN	RSTN	—	N/A	N/A
26	DIO23_X32P	GPIO23	I/O	0	I/O
		SPI1CSN		1	I/O
		UART1RTS		2	O
		LFCI		3	I
		T0C2		4	I/O
		T1C0		5	I/O
		LFXT_P		6	I
27	DIO24_X32N	GPIO24	I/O	0	I/O
		SPI1SCLK		1	I/O
		UART1CTS		2	I
		T0C0N		3	O
		LPCO		4	O
		T0C0		5	I/O
		LFXT_N		6	I
28	VDDD	VDDD	—	N/A	N/A
29	VDDS	VDDS	—	N/A	N/A
30	DCDC	DCDC	—	N/A	N/A
31	VDDS	VDDS	—	N/A	N/A

ADVANCE INFORMATION

表 6-3. RHA (QFN40) Peripheral Pin Mapping (続き)

PIN NO. QFN40	PIN NAME	SIGNAL NAME	SIGNAL TYPE ⁽¹⁾	PIN MUX ENCODING	SIGNAL DIRECTION
32	DIO27_A1	GPIO27	I/O	0	I/O
		SPI1PICO		1	I/O
		I2C0SCL		2	I/O
		CKMIN		3	I
		T0C1N		4	O
		LRFD6		5	O
		ADC1/AREF+		6	I
		DTB0		7	O
33	DIO28_A0	GPIO28	I/O	0	I/O
		SPI1POCI		1	I/O
		I2C0SDA		2	I/O
		T3C0N		3	O
		T0C2N		4	O
		LRFD7		5	O
		ADC0/AREF-		6	I
34	VDDR	VDDR	—	N/A	N/A
35	X48P	X48P	—	N/A	N/A
36	X48N	X48N	—	N/A	N/A
37	NC	NC	—	N/A	N/A
38	VDDS	VDDS	—	N/A	N/A
39	ANT	ANT	—	N/A	N/A
40	NC	NC	—	N/A	N/A
—	EGP	GND	—	N/A	N/A

(1) Signal Types: I = Input, O = Output, I/O = Input or Output.

6.5 RHA Peripheral Signal Descriptions

表 6-4. RHA (QFN40) Peripheral Signal Descriptions

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION
		QFN40			
ADC	ADC0	33	I/O	I	ADC channel 0 input
	ADC1	32			ADC channel 1 input
	ADC3	24			ADC channel 3 input
	ADC4	23			ADC channel 4 input
	ADC5	22			ADC channel 5 input
	ADC6	21			ADC channel 6 input
	ADC7	20			ADC channel 7 input
	ADC8	19			ADC channel 8 input
ADC Reference	AREF+	32	I/O	I	ADC external voltage reference, positive terminal
	AREF-	33			ADC external voltage reference, negative terminal
CAN	CAN0TX	4	I/O	O	CAN0 transmit data output
		19			
	CAN0RX	5	I/O	I	CAN0 receive data input
		20			
Clock	X32P	26	I/O	I	32kHz crystal oscillator pin 1
	X32N	27	I/O	I	32kHz crystal oscillator pin 2
	X48P	35	—	I	48MHz crystal oscillator pin 1, Optional TCXO input
	X48N	36	—	I	48MHz crystal oscillator pin 2
	CKMIN	32	I/O	I	HFOSC tracking loop reference clock input
	LFCI	26	I/O	I	GPIO input for low frequency clock input (LFXT bypass clock from pin) or optional TCXO
Comparator	LPCO	3	I/O	O	Low power comparator output
		15			
		27			
	LPC+	21	I/O	I	Low power comparator positive input terminal
		22			
		23			
	LPC-	22	I/O	I	Lower power comparator negative input terminal
		23			

ADVANCE INFORMATION

表 6-4. RHA (QFN40) Peripheral Signal Descriptions (続き)

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION
		QFN40			
Digital Test Bus	DTB0	32	I/O	O	Digital test bus output 0
	DTB1	24			Digital test bus output 1
	DTB2	23			Digital test bus output 2
	DTB3	22			Digital test bus output 3
	DTB4	21			Digital test bus output 4
	DTB5	20			Digital test bus output 5
	DTB6	19			Digital test bus output 6
	DTB7	16			Digital test bus output 7
	DTB8	14			Digital test bus output 8
	DTB9	13			Digital test bus output 9
	DTB10	10			Digital test bus output 10
	DTB11	8			Digital test bus output 11
	DTB12	7			Digital test bus output 12
	DTB13	6			Digital test bus output 13
	DTB14	5			Digital test bus output 14
DTB15	4	Digital test bus output 15			
GPIO	GPIO0	3	I/O	I/O	General-purpose input or output
	GPIO1	4			
	GPIO2	5			
	GPIO3	6			
	GPIO4	7			
	GPIO5	8			
	GPIO7	10			
	GPIO9	11			
	GPIO10	12			
	GPIO11	13			
	GPIO12	14			
	GPIO15	15			
	GPIO16	16			
	GPIO17	19			
	GPIO18	20			
	GPIO19	21			
	GPIO20	22			
GPIO21	23				
GPIO22	24				
GPIO23	26				
GPIO24	27				
GPIO27	32				
GPIO28	33				

ADVANCE INFORMATION

表 6-4. RHA (QFN40) Peripheral Signal Descriptions (続き)

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION
		QFN40			
I ² C	I2C0SCL	11	I/O	I/O	I ² C clock
		23			
		32			
	I2C0SDA	12	I/O	I/O	I ² C data
		24			
		33			
I ² S	I2S0MCLK	16	I/O	O	I ² S main clock
	I2S0SCLK	6	I/O	I/O	I ² S serial clock
		19			
	I2S0WS	10	I/O	I/O	I ² S word select
		20			
	I2S0SD0	11	I/O	I/O	I ² S serial data 0
		21			
	I2S0SD1	12	I/O	I/O	I ² S serial data 1
		22			
	EXTCI	16	I/O	I	I ² S external clock
LRF Digital Output	LRFD0	19	I/O	O	LRF digital output 0
	LRFD1	20			LRF digital output 1
	LRFD2	21			LRF digital output 2
	LRFD3	22			LRF digital output 3
	LRFD4	23			LRF digital output 4
	LRFD5	24			LRF digital output 5
	LRFD6	32			LRF digital output 6
	LRFD7	33			LRF digital output 7
Power	VDDR	1	—	—	Internal supply
		2			
		34			
	VDDS	18	—	—	1.71V to 3.8V DIO supply
		29			
		31			
		38			
	VDDD	28	—	—	For decoupling of internal 1.32-V regulated core-supply.
	VDDIO	9	—	—	1.71V to 3.8V split rail I/O supply
		17			
	DCDC	30	—	—	Switching node of internal DC/DC converter
Reset	RSTN	25	—	—	Global master device reset (active low)
RF	ANT	39	—	—	50 ohm RF port

ADVANCE INFORMATION

表 6-4. RHA (QFN40) Peripheral Signal Descriptions (続き)

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION
		QFN40			
SPI	SPI0SCLK	6	I/O	I/O	SPI0 clock
		22			
	SPI0POCI	7	I/O	I/O	SPI0 peripheral out controller in
		8			
		24			
	SPI0CSN	10	I/O	I/O	SPI0 chip-select
		21			
	SPI0PICO	7	I/O	I/O	SPI0 peripheral in controller out
		8			
		23			
	SPI1SCLK	15	I/O	I/O	SPI1 clock
		27			
	SPI1POCI	13	I/O	I/O	SPI1 peripheral out controller in
		14			
		33			
	SPI1CSN	16	I/O	I/O	SPI1 chip select
		26			
	SPI1PICO	13	I/O	I/O	SPI1 peripheral in controller out
14					
32					
SWD	SWDIO	11	I/O	I/O	Serial wire data input/output
	SWDCK	12	I/O	I	Serial wire clock input
	SWO	13	I/O	O	Serial wire output

ADVANCE INFORMATION

表 6-4. RHA (QFN40) Peripheral Signal Descriptions (続き)

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION	
		QFN40				
Timers - Capture/Compare	T0C0	3	I/O	I/O	Capture input-0 / compare output-0 of Timer-0	
		19				
		27				
	T0C1	11			Capture input-1 / compare output-1 of Timer-0	
		20				
	T0C2	12			Capture input-2 / compare output-2 of Timer-0	
		26				
	T1C0	3	I/O	I/O	Capture input-0 / compare output-0 of Timer-1	
		4				
		26				
	T1C1	4			Capture input-1 / compare output-1 of Timer-1	
		5				
	T1C2	5			Capture input-2 / compare output-2 of Timer-1	
		7				
	T2C0	4	I/O	I/O	Capture input-0 / compare output-0 of Timer-2	
		6				
T2C1		7				Capture input-1 / compare output-1 of Timer-2
		8				
T2C2	8	Capture input-2 / compare output-2 of Timer-2				
	10					
T3C0	13	I/O	I/O	Capture input-0 / compare output-0 of Timer-3		
	16					
	T3C1				14	Capture input-1 / compare output-1 of Timer-3
15						
T3C2	14			Capture input-2 / compare output-2 of Timer-3		
	15					
Timers - Complementary Capture/PWM	T0C0N	27	I/O	O	Complementary compare/PWM output-0 from Timer-0	
	T0C1N	32			Complementary compare/PWM output-1 from Timer-0	
	T0C2N	33			Complementary compare/PWM output-2 from Timer-0	
	T1C0N	15	I/O	O	Complementary compare/PWM output-0 from Timer-1	
	T1C1N	23			Complementary compare/PWM output-1 from Timer-1	
	T1C2N	24			Complementary compare/PWM output-2 from Timer-1	
	T2C0N	11	I/O	O	Complementary compare/PWM output-0 from Timer-2	
	T2C1N	12			Complementary compare/PWM output-1 from Timer-2	
	T2C2N	14			Complementary compare/PWM output-2 from Timer-2	
	T3C0N	3	I/O	O	Complementary compare/PWM output-0 from Timer-3	
		33				
		T3C1N				8
10						Complementary compare/PWM output-2 from Timer-3
Timers - Fault input	T1F	3	I/O	I	Fault input for Timer-1	
		13				
		16				

ADVANCE INFORMATION

表 6-4. RHA (QFN40) Peripheral Signal Descriptions (続き)

FUNCTION	SIGNAL NAME	Pin No.	PIN TYPE	SIGNAL DIRECTION	DESCRIPTION
		QFN40			
Timers - Prescaler Event	T2PE	6	I/O	O	Prescaler event output from Timer-2
		12			
	T0PE	5	I/O	O	Prescaler eveny output from Timer-0
		11			
UART	UART0TXD	4	I/O	O	UART0 TX data
		21			
		22			
	UART0RXD	5	I/O	I	UART0 RX data
		21			
		22			
	UART0CTS	20	I/O	I	UART0 clear-to-send input (active low)
	UART0RTS	19	I/O	O	UART0 request-to-send (active low)
	UART1TXD	6	I/O	O	UART1 TX data
		23			
	UART1RXD	7	I/O	I	UART1 RX data
		24			
	UART1CTS	27	I/O	I	UART1 clear-to-send input (active low)
	UART1RTS	26	I/O	O	UART1 request-to-send (active low)

7 Device and Documentation Support

TI offers an extensive line of development tools. Tools and software to evaluate the performance of the device, generate code, and develop solutions are listed as follows.

7.1 Device Nomenclature

To designate the stages in the product development cycle, TI assigns prefixes to all part numbers and/or date-code. Each device has one of three prefixes/identifications: X, P, or null (no prefix) (for example, X is in preview; therefore, an X prefix/identification is assigned).

Device development evolutionary flow:


- X** Experimental device that is not necessarily representative of the final device's electrical specifications and may not use production assembly flow.
- P** Prototype device that is not necessarily the final silicon die and may not necessarily meet final electrical specifications.
- null** Production version of the silicon die that is fully qualified.

Production devices have been characterized fully, and the quality and reliability of the device have been demonstrated fully. TI's standard warranty applies.

Predictions show that prototype devices (X or P) have a greater failure rate than the standard production devices. Texas Instruments recommends that these devices not be used in any production system because their expected end-use failure rate still is undefined. Only qualified production devices are to be used.

TI device nomenclature also includes a suffix with the device family name. This suffix indicates the package type (for example, *RHA*).

For orderable part numbers of devices in the RHA (6mm × 6mm) package type, see the *Package Option Addendum* of this document, the Device Information in [セクション 3](#), the TI website (www.ti.com), or contact your TI sales representative.



☒ 7-1. Device Nomenclature

7.2 Tools and Software

The CC274xR/P-Q1 devices are supported by a variety of software and hardware development tools.

Development Kit

CC2745R10-Q1 LaunchPad™ Development Kit

The CC2745R10-Q1 LaunchPad™ Development Kit enables development of high-performance wireless applications that benefit from low-power operation. The kit features the CC2745R10-Q1 SimpleLink Wireless MCU, which allows you to quickly evaluate and prototype 2.4GHz Bluetooth Low Energy wireless applications for up to

+10dBm transmit output power. The kit works with the LaunchPad ecosystem, easily enabling additional functionality like sensors, display and more.

Software

SimpleLink™ low power software development kit (SDK)

The SimpleLink low power software development kit (SDK) provides a complete package for the development of wireless applications on the CC27xx family of devices. The SDK includes a comprehensive software package for the CC274xR/P-Q1 device, including the following protocol stacks:

- Bluetooth Low Energy 6.0

The SimpleLink low power SDK is part of TI's SimpleLink MCU platform, offering a single development environment that delivers flexible hardware, software and tool options for customers developing wired and wireless applications. For more information about the SimpleLink MCU Platform, visit <https://www.ti.com/simplelink>.

Development Tools

Code Composer Studio™ Integrated Development Environment (IDE)

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio comprises a suite of tools used to develop and debug embedded applications. It includes an optimizing C/C++ compiler, source code editor, project build environment, debugger, profiler, and many other features. The intuitive IDE provides a single user interface taking you through each step of the application development flow. Familiar tools and interfaces allow users to get started faster than ever before. Code Composer Studio combines the advantages of the Eclipse® software framework with advanced embedded debug capabilities from TI resulting in a compelling feature-rich development environment for embedded developers.

CCS has support for all SimpleLink Wireless MCUs and includes support for EnergyTrace™ software (application energy usage profiling). A real-time object viewer plugin is available for Free-RTOS.

Code Composer Studio is provided free of charge when used in conjunction with the XDS debuggers included on a LaunchPad Development Kit.

IAR Embedded Workbench® for Arm®

IAR Embedded Workbench® is a set of development tools for building and debugging embedded system applications using assembler, C and C++. It provides a completely integrated development environment that includes a project manager, editor, and build tools. IAR has support for all SimpleLink Wireless MCUs. It offers broad debugger support, including XDS110, IAR I-jet™ and Segger J-Link™. IAR is also supported out-of-the-box on most software examples provided as part of the SimpleLink SDK.

A 30-day evaluation or a 32KB size-limited version is available through iar.com.

SmartRF™ Studio

SmartRF™ Studio is a Windows® application that can be used to evaluate and configure SimpleLink Wireless MCUs from Texas Instruments. The application will help designers of RF systems to easily evaluate the radio at an early stage in the design process. It is especially useful for generation of configuration register values and for practical testing and debugging of the RF system. SmartRF Studio can be used either as a standalone application or together with applicable evaluation boards or debug probes for the RF device. Features of the SmartRF Studio include:

- Link tests send and receive packets between nodes
- Antenna and radiation tests set the radio in continuous wave TX and RX states
- Export radio configuration code for use with the TI SimpleLink SDK RF driver
- Custom GPIO configuration for signaling and control of external switches

CCS UniFlash

CCS UniFlash is a standalone tool used to program on-chip flash memory on TI MCUs. UniFlash has a GUI, command line, and scripting interface. CCS UniFlash is available free of charge.

7.2.1 SimpleLink™ Microcontroller Platform

The SimpleLink microcontroller platform sets a new standard for developers with the broadest portfolio of wired and wireless Arm® MCUs (System-on-Chip) in a single software development environment. Delivering flexible hardware, software and tool options for your IoT applications. Invest once in the SimpleLink software development kit and use throughout your entire portfolio. Learn more on [Simplelink](#).

7.3 Documentation Support

To receive notification of documentation updates on data sheets, errata, application notes and similar, navigate to the device product folder (CC274xR/Px-Q1). In the upper right corner, click on *Alert me* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

The current documentation that describes the MCU, related peripherals, and other technical collateral is listed as follows.

TI Resource Explorer

[TI Resource Explorer](#) Software examples, libraries, executables, and documentation are available for your device and development board.

Errata

CC274xR/Px-Q1 Silicon Errata The silicon errata describes the known exceptions to the functional specifications for each silicon revision of the device and description on how to recognize a device revision.

Application Reports

All application reports for the CC274xR-Q1 device are found on the device product folder ([CC274xR/Px-Q1](#)).

Technical Reference Manual (TRM)

CC27xx SimpleLink™ Wireless MCU TRM The TRM provides a detailed description of all modules and peripherals available in the device family.

7.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

7.5 Trademarks

SimpleLink™, LaunchPad™, Code Composer Studio™, EnergyTrace™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

I-jet™ is a trademark of IAR Systems AB.

J-Link™ is a trademark of SEGGER Microcontroller Systeme GmbH.

SmartRF™ is a trademark of Ti.

TrustZone®, Arm®, and Cortex® are registered trademarks of Arm Limited.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.
 CoreMark® is a registered trademark of Embedded Microprocessor Benchmark Consortium Corporation.
 Wi-Fi® is a registered trademark of Wi-Fi Alliance.
 Eclipse® is a registered trademark of Eclipse Foundation.
 IAR Embedded Workbench® is a registered trademark of IAR Systems AB.
 Windows® is a registered trademark of Microsoft Corporation.
 すべての商標は、それぞれの所有者に帰属します。

7.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

7.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

8 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。


DATE	REVISION	NOTES
October 2024	*	Initial Release

9 Mechanical, Packaging, and Orderable Information

The following pages include mechanical packaging and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

ADVANCE INFORMATION


RHA0040T



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sl原因271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

ADVANCE INFORMATION

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CC2745R10E0WRHARQ1	ACTIVE	VQFN	RHA	40	4000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CC2745Q1 R10	Samples
XCC2745P1E0WRHARQ1	ACTIVE	VQFN	RHA	40	4000	TBD	Call TI	Call TI	-40 to 125		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW


RHA 40

VQFN - 1 mm max height

6 x 6, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4225870/A

EXAMPLE BOARD LAYOUT

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4230430/A 01/2024

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 41
69% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4230430/A 01/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated