

# CD74AC540、CDx4ACT54x、CDx4AC541 オクタルバッファ/ラインドライバ、3ステート

## 1 特長

- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- 消費電力を大幅に低減した、バイポーラ FAST®/AS/S の速度
- 伝搬遅延時間の平衡化
- AC タイプは 1.5V~5.5V で動作し、バランスのとれたノイズ耐性を電源の 30% で実現。
- ±24mA 出力駆動電流
  - 15 個の FAST® IC にファンアウト
  - 50Ω 伝送ラインを駆動

## 2 概要


CD54/74AC540、-541、および CD54/74ACT540、-541 は、RCA アドバンスド CMOS テクノロジを使用したオクタ

ル バッファ/ラインドライバです。CD54/74AC/ACT540 は、2 つのアクティブ Low 出力カインェーブルを備えた反転 3 ステート バッファです。CD54/74AC/ACT541 は、2 つのアクティブ Low 出力カインェーブルを備えた非反転 3 ステート バッファです。

### 製品情報

部品番号	パッケージ (1)	パッケージ サイズ (2)	本体サイズ (3)
CD74AC540、 CDx4ACT54x、 CDx4AC541	DW (SOIC, 20)	12.8mm × 10.3mm	12.8mm × 7.5mm
	DB (SSOP, 20)	7.2mm × 7.8mm	7.2mm × 5.3mm
	N (PDIP, 20)	24.33mm × 9.4mm	24.33mm × 6.35mm

- 供給されているすべてのパッケージについては、[セクション 10](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



機能ブロック図

FAST® は Fairchild Semiconductor Corp. の登録商標です。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、[ti.com](http://ti.com) で必ず最新の英語版をご参照くださいますようお願いいたします。

## Table of Contents

<b>1 特長</b> .....	1	6.2 Functional Block Diagram.....	11
<b>2 概要</b> .....	1	6.3 Device Functional Modes.....	11
<b>3 Pin Configuration and Functions</b> .....	3	<b>7 Application and Implementation</b> .....	12
<b>4 Specifications</b> .....	4	7.1 Power Supply Recommendations.....	12
4.1 Absolute Maximum Ratings.....	4	7.2 Layout.....	12
4.2 ESD Ratings.....	4	<b>8 Device and Documentation Support</b> .....	13
4.3 Recommended Operating Conditions.....	4	8.1 Documentation Support (Analog).....	13
4.4 Thermal Information.....	4	8.2 ドキュメントの更新通知を受け取る方法.....	13
4.5 Electrical Characteristics, AC Series.....	5	8.3 サポート・リソース.....	13
4.6 Electrical Characteristics, ACT Series.....	6	8.4 Trademarks.....	13
4.7 Switching Characteristics, AC Series.....	7	8.5 静電気放電に関する注意事項.....	13
4.8 Switching Characteristics, ACT Series.....	8	8.6 用語集.....	13
<b>5 Parameter Measurement Information</b> .....	9	<b>9 Revision History</b> .....	13
<b>6 Detailed Description</b> .....	11	<b>10 Mechanical, Packaging, and Orderable Information</b> .....	14
6.1 Overview.....	11		



### 3 Pin Configuration and Functions




図 3-1. CDx4AC540, CDx4ACT540




図 3-2. CDx4AC541, CDx4ACT541

表 3-1. Pin Functions

PIN			
NO.	NAME	I/O1	DESCRIPTION
!MR	1	I	Master reset, active low
Q0	2	O	Output Q0
D0	3	I	Input D0
D1	4	I	Input D1
Q1	5	O	Output Q1
Q2	6	O	Output Q2
D2	7	I	Input D2
D3	8	I	Input D3
Q3	9	O	Output Q3
GND	10	-	Ground
CP	11	I	Clock, rising edge triggered
Q4	12	O	Output Q4
D4	13	I	Input D4
D5	14	I	Input D5
Q5	15	O	Output Q5
Q6	16	O	Output Q6
D6	17	I	Input D6
D7	18	I	Input D7
Q7	19	O	Output Q7
V <sub>CC</sub>	20	-	Supply

1. I = input, O = output, P = power, FB = feedback, GND = ground, N/A = not applicable

## 4 Specifications

### 4.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
$V_{CC}$	Supply voltage	-0.5	6	V
$I_{IK}$	Input diode current	$(V_I < -0.5 \text{ or } V_I > V_{CC} + 0.5 \text{ V})$		$\pm 20$ mA
$I_{OK}$	Output diode current	$(V_O < -0.5 \text{ or } V_O > V_{CC} + 0.5 \text{ V})$		$\pm 50$ mA
$I_O$	Output source or sink current per output PIN	$(V_O > -0.5 \text{ or } V_O < V_{CC} + 0.5 \text{ V})$		$\pm 50$ mA
	$V_{CC}$ or ground current, $I_{CC}$ or $I_{GND}$ <sup>(1)</sup>		$\pm 100$	mA
$T_{stg}$	Storage temperature	-65	+150	°C

(1) For up to 4 outputs per device: add  $\pm 25$  mA for each additional output.

### 4.2 ESD Ratings

		VALUE	UNIT
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/ JEDEC JS-001 <sup>1</sup>	$\pm 2000$ V

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.

### 4.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)<sup>(1)</sup>

		MIN	MAX	UNIT
$V_{CC}$	Supply voltage (For $T_A$ = full package-temperature range) AC types ACT types	1.5 4.5	5.5 5.5	V V
$V_I, V_O$	Input or output voltage	0	$V_{CC}$	V
$T_A$	Operating temperature	-55	+125	°C
$dt/dv$	Input rise and fall slew rate at 1.5V to 3V (AC types) at 3.6V to 5.5V (AC types) at 4.5V to 5.5V (ACT types)	0 0 0	50 20 10	ns/V ns/V ns/V

(1) Unless otherwise specified, all voltages are referenced to ground.

### 4.4 Thermal Information

THERMAL METRIC <sup>(1)</sup>		CD74AC540, CDx4ACT54x, CDx4AC541		UNIT
		N (PDIP)	DW (SOIC)	
		20 PINS	20 PINS	
$R_{\theta JA}$	Thermal Resistance	69	101.2	°C/W

(1) The package thermal impedance is calculated in accordance with JESD 51.



### 4.5 Electrical Characteristics, AC Series

PARAMETER	TEST CONDITIONS		V <sub>CC</sub> (V)	(T <sub>A</sub> ) - °C						UNIT
				+25		-40 to +85		-55 to +125		
	V <sub>I</sub> (V)	I <sub>O</sub> (mA)		MIN	MAX	MIN	MAX	MIN	MAX	
V <sub>IH</sub> High-level input voltage			1.5	1.2	—	1.2	—	1.2	—	V
			3	2.1	—	2.1	—	2.1	—	
			5.5	3.85	—	3.85	—	3.85	—	
V <sub>IL</sub> Low-level input voltage			1.5	—	0.3	—	0.3	—	0.3	V
			3	—	0.9	—	0.9	—	0.9	
			5.5	—	1.65	—	1.65	—	1.65	
V <sub>OH</sub> High-level output voltage	V <sub>IH</sub> or V <sub>IL</sub> (1), (2)	-0.05	1.5	1.4	—	1.4	—	1.4	—	V
		-0.05	3	2.9	—	2.9	—	2.9	—	
		-0.05	4.5	4.4	—	4.4	—	4.4	—	
		-4	3	2.58	—	2.48	—	2.4	—	
		-24	4.5	3.94	—	3.8	—	3.7	—	
		-75	5.5	—	—	3.85	—	—	—	
		-50	5.5	—	—	—	—	3.85	—	
V <sub>OL</sub> Low-level output voltage	V <sub>IH</sub> or V <sub>IL</sub> (1), (2)	0.05	1.5	—	0.1	—	0.1	—	0.1	V
		0.05	3	—	0.1	—	0.1	—	0.1	
		0.05	4.5	—	0.1	—	0.1	—	0.1	
		12	3	—	0.36	—	0.44	—	0.5	
		24	4.5	—	0.36	—	0.44	—	0.5	
		75	5.5	—	—	—	1.65	—	—	
		50	5.5	—	—	—	—	—	1.65	
I <sub>I</sub> Input leakage current	V <sub>CC</sub> or GND		5.5	—	±0.1	—	±1	—	±1	μA
I <sub>OZ</sub> 3-state leakage current	V <sub>IH</sub> or V <sub>IL</sub> V <sub>O</sub> = V <sub>CC</sub> or GND		5.5	—	±0.5	—	±5	—	±10	μA
I <sub>CC</sub> Quiescent supply current, MSI	V <sub>CC</sub> or GND	0	5.5	—	8	—	80	—	160	μA

- (1) Test one output at a time for a 1-second maximum duration. Measurement is made by forcing current and measuring voltage to minimize power dissipation.  
 (2) Test verifies a minimum 50-ohm transmission-line-drive capability at +85°C, 75 ohms at +125°C.

## 4.6 Electrical Characteristics, ACT Series

PARAMETER	TEST CONDITIONS		V <sub>CC</sub> (V)	(T <sub>A</sub> ) - °C						UNIT	
				+25		-40 to +85		-55 to +125			
	V <sub>I</sub> (V)	I <sub>O</sub> (mA)		MIN	MAX	MIN	MAX	MIN	MAX		
V <sub>IH</sub>	High-level input voltage		4.5 to 5.5	2	—	2	—	2	—	V	
V <sub>IL</sub>	Low-level input voltage		4.5 to 5.5	—	0.8	—	0.8	—	0.8	V	
V <sub>OH</sub>	High-level output voltage	V <sub>IH</sub> or V <sub>IL</sub> (1), (2)	-0.05	4.5	4.4	—	4.4	—	4.4	—	V
			-24	4.5	3.94	—	3.8	—	3.7	—	
			-75	5.5	—	—	3.85	—	—	—	
			-50	5.5	—	—	—	—	3.85	—	
V <sub>OL</sub>	Low-level output voltage	V <sub>IH</sub> or V <sub>IL</sub> (1), (2)	0.05	4.5	—	0.1	—	0.1	—	0.1	V
			24	4.5	—	0.36	—	0.44	—	0.5	
			75	5.5	—	—	—	1.65	—	—	
			50	5.5	—	—	—	—	—	1.65	
I <sub>I</sub>	Input leakage current	V <sub>CC</sub> or GND		5.5	—	±0.1	—	±1	—	±1	μA
I <sub>OZ</sub>	3-state leakage current	V <sub>IH</sub> or V <sub>IL</sub> V <sub>O</sub> = V <sub>CC</sub> or GND		5.5	—	±0.5	—	±5	—	±10	μA
I <sub>CC</sub>	Quiescent supply current, MSI	V <sub>CC</sub> or GND	0	5.5	—	8	—	80	—	160	μA
	Additional quiescent supply current per input pin	V <sub>CC</sub> -2.1		4.5 to 5.5	—	2.4	—	28	—	3	mA
ΔI <sub>CC</sub>	TTL inputs high 1 unit load										

- (1) Test one output at a time for a 1-second maximum duration. Measurement is made by forcing current and measuring voltage to minimize power dissipation.
- (2) Test verifies a minimum 50-ohm transmission-line-drive capability at +85°C, 75 ohms at +125°C.

**表 4-1. Act Input Loading Table**

INPUT	UNIT LOAD <sup>(2)</sup>	
	540	541
DATA	1.42	0.5
OE1, OE2	1.3	1.3



## 4.7 Switching Characteristics, AC Series

$t_r, t_f = 3\text{ns}$ ,  $C_L = 50\text{pF}$  (See [セクション 5](#))

PARAMETER	$V_{CC}$ (V)	$(T_A) - ^\circ\text{C}$				UNIT		
		-40 to +85		-55 to +125				
		MIN	MAX	MIN	MAX			
Propagation Delays:								
Data to Output								
$t_{PLH}$ $t_{PHL}$	AC540	1.5	–	77	–	85	ns	
		3.3*	2.4	8.6	2.4	9.5		
		5†	1.8	6.2	1.7	6.8		
$t_{PLH}$ $t_{PHL}$	AC541	1.5	–	89	–	98	ns	
		3.3	2.8	9.9	2.7	10.9		
		5	2.1	7.1	2	7.8		
$t_{PZL}$ $t_{PZH}$	Enable, to Output to Output	1.5	–	136	–	150	ns	
		3.3	4.6	16.4	4.5	18		
		5	3.1	10.9	3	12		
$t_{PLZ}$ $t_{PHZ}$	Disable to Output to Output	1.5	–	136	–	150	ns	
		3.3	3.9	13.6	3.8	15		
		5	3.1	10.9	3	12		
$C_{PD} \ddagger$	Power Dissipation Capacitance	AC540	–	60 Typ.	60 Typ.	60 Typ.	pF	
		AC541	–	60 Typ.	60 Typ.	60 Typ.		
$V_{OHV}$	Min. (Valley) $V_{OH}$	During Switching of Other Outputs (Output Under Test Not Switching)	5	4 Typ. @ 25°C			V	
$V_{OLP}$	Max. (Peak) $V_{OL}$	During Switching of Other Outputs (Output Under Test Not Switching)	5	1 Typ. @ 25°C			V	
$C_I$	Input Capacitance		–	–	10	–	10	pF
$C_O$	3-State Output Capacitance		–	–	15	–	15	pF

## 4.8 Switching Characteristics, ACT Series


$t_r, t_f = 3\text{ns}$ ,  $C_L = 50\text{pF}$  (See [セクション 5](#))

PARAMETER		$V_{CC}$ (V)	$(T_A) - ^\circ\text{C}$				UNIT
			-40 to +85		-55 to =125		
			MIN	MAX	MIN	MAX	
$t_{PLH}$ $t_{PHL}$ $t_{PZL}$ $t_{PZH}$ $t_{PLZ}$ $t_{PHZ}$	Propagation Delays:						
	Data to Output: ACT540	5 <sup>(1)</sup>	1.9	6.5	1.8	7.2	ns
	ACT541	5 <sup>(1)</sup>	2.1	7.5	2.1	8.2	ns
	Enable to Output	5	5	3.5	12.2	3.4	ns
	Disable to Output	5	3.5	12.2	3.4	13.4	ns
$C_{PD}$ <small><sup>CPD</sup> is used to determine the dynamic power consumption, per channel.</small>	Power Dissipation Capacitance ACT540/ ACT541	—	60 Typ.		60 Typ.		pF
$V_{OHV}$	Min. (Valley) $V_{OH}$ During Switching of Other Outputs (Output Under Test Not Switching)	5	4 Typ. @ 25°C				V
$V_{OLP}$	Max. (Peak) $V_{OL}$ During Switching of Other Outputs (Output Under Test Not Switching)	5	1 Typ. @ 25°C				V
$C_I$	Input Capacitance	—	—	10	—	10	pF
$C_O$	3-State Output Capacitance	—	—	15	—	15	pF

- (1) 5V: min. is @5.5 V  
 (2)  $C_{PD}$  is used to determine the dynamic power consumption, per channel.



## 5 Parameter Measurement Information




**NOTES:**

1.  $V_{OHV}$  AND  $V_{OLP}$  ARE MEASURED WITH RESPECT TO A GROUND REFERENCE NEAR THE OUTPUT UNDER TEST.
2. INPUT PULSES HAVE THE FOLLOWING CHARACTERISTICS:  
PRR  $\leq$  1 MHz,  $t_r = 3$  ns,  $t_f = 3$  ns, SKEW 1 ns.
3. R.F. FIXTURE WITH 700-MHz DESIGN RULES REQUIRED. IC SHOULD BE SOLDERED INTO TEST BOARD AND BYPASSED WITH 0.1  $\mu$ F CAPACITOR. SCOPE AND PROBES REQUIRE 700-MHz BANDWIDTH.

92CS-42406

- A.  $V_{OHV}$  AND  $V_{OLP}$  ARE MEASURED WITH RESPECT TO A GROUND REFERENCE NEAR THE OUTPUT UNDER TEST,
- B. INPUT PULSES HAVE THE FOLLOWING CHARACTERISTICS: PRR  $\leq$  1 MHz,  $t_r = 3$  ns,  $t_f = 3$  ns, SKEW 1 ns.
- C. R.F. FIXTURE WITH 700-MHz DESIGN RULES REQUIRED. IC SHOULD BE SOLDERED INTO TEST BOARD AND BYPASSED WITH 0.1  $\mu$ F CAPACITOR. SCOPE AND PROBES REQUIRE 700-MHz BANDWIDTH.
- D. 92CS-42406

图 5-1. Simultaneous Switching Transient Waveforms.



\*FOR AC SERIES ONLY: WHEN  $V_{CC} = 1.5$  V,  $R_L = 1$  k $\Omega$

图 5-2. Three-state Propagation Delay Waveforms and Test Circuit.




图 5-3. Propagation Delay Times and Test Circuit.

	CD54/74AC	CD54/74ACT
Input Level	$V_{CC}$	3 V
input Switching Voltage, $V_S$	$0.5 V_{CC}$	1.5 V
Output Switching Voltage, $V_S$	$0.5 V_{CC}$	$0.5 V_{CC}$




## 6 Detailed Description

### 6.1 Overview

The CD74AC540, -541, and CD74ACT540, -541 are supplied in 20-lead dual-in-line plastic packages (E suffix) and in 20-lead dual-in-line small-outline plastic packages (M suffix). Both package types are operable over the following temperature ranges: Industrial (–40 to +85°C) and Extended Industrial/Military (–55 to +125°C).

The CD54AC540, -541, and CD54ACT540, -541, available in chip form (H suffix), are operable over the –55 to +125°C temperature range.

### 6.2 Functional Block Diagram



### 6.3 Device Functional Modes

表 6-1. Truth Table

CD54/74AC/ACT540		
INPUTS		OUTPUTS
$\overline{OE1}, OE1$	A	Y
L	L	H
L	H	L
H	X	Z

表 6-2. Truth Table

CD54/74AC/ACT541		
INPUTS		OUTPUTS
$\overline{OE1}, \overline{OE2}$	A	Y
L	L	L
L	H	H
H	X	Z

## 7 Application and Implementation

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 Power Supply Recommendations

The power supply can be any voltage between the min and max supply voltage rating located in [セクション 4.3](#).

Each  $V_{CC}$  terminal should have a good bypass capacitor to prevent power disturbance. For devices with a single supply, TI recommends 0.1  $\mu\text{F}$  and if there are multiple  $V_{CC}$  terminals, then TI recommends .01  $\mu\text{F}$  or .022  $\mu\text{F}$  for each power terminal. It is okay to parallel multiple bypass capacitors to reject different frequencies of noise. A 0.1  $\mu\text{F}$  and 1  $\mu\text{F}$  are commonly used in parallel. The bypass capacitor should be installed as close to the power terminal as possible for best results.

### 7.2 Layout

#### 7.2.1 Layout Guidelines

When using multiple bit logic devices inputs should not ever float. In many cases, functions or parts of functions of digital logic devices are unused, for example, when only two inputs of a triple-input AND gate are used or only three of the four buffer gates are used. Such input pins should not be left unconnected because the undefined voltages at the outside connections result in undefined operational states. Specified below are the rules that must be observed under all circumstances. All unused inputs of digital logic devices must be connected to a high or low bias to prevent them from floating. The logic level that should be applied to any particular unused input depends on the function of the device. Generally they will be tied to GND or  $V_{CC}$  whichever make more sense or is more convenient. Floating outputs is generally acceptable, unless the part is a transceiver. If the transceiver has an output enable pin it will disable the outputs section of the part when asserted. This will not disable the input section of the I.O's so they also cannot float when disabled.

## 8 Device and Documentation Support

### 8.1 Documentation Support (Analog)

#### 8.1.1 Related Documentation

The table below lists quick access links. Categories include technical documents, support and community resources, tools and software, and quick access to sample or buy.

表 8-1. Related Links

PARTS	PRODUCT FOLDER	SAMPLE & BUY	TECHNICAL DOCUMENTS	TOOLS & SOFTWARE	SUPPORT & COMMUNITY
CD74AC540	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD54AC541	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD74AC541	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD54ACT540	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD74ACT540	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD54ACT541	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>
CD74ACT541	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>	<a href="#">Click here</a>

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 8.4 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.6 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

## 9 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

**Changes from Revision A (December 1998) to Revision B (May 2024)** **Page**

• 「製品情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加 .....	1
• Updated $\theta_{JA}$ value: DW = 58 to 101.2, all values in °C/W .....	4

## 10 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated