

CSD18504Q5A 40V、N チャネル NexFET™ パワー MOSFET

1 特長


- 非常に低い Q_g および Q_{gd}
- 低い熱抵抗
- アバラシエ定格
- ロジックレベル
- 鉛不使用の端子メッキ処理
- RoHS に準拠
- ハロゲン不使用
- SON 5mm × 6mm プラスチック パッケージ

2 アプリケーション


- DC/DC 変換
- 2 次側同期整流器
- バッテリー モータ制御

3 概要


この 5.3mΩ、SON 5mm×6mm、40V NexFET™ パワー MOSFET は、電力変換アプリケーションでの損失を最小限に抑えるように設計されています。



上面図



$R_{DS(on)}$ と V_{GS} との関係



ゲート電荷

製品概要

$T_A = 25^\circ C$		標準値	単位
V_{DS}	ドレイン - ソース間電圧	40	V
Q_g	ゲートの合計電荷 (4.5V)	7.7	nC
Q_{gd}	ゲート-ドレイン間ゲート電荷	2.4	nC
$R_{DS(on)}$	ドレイン - ソース間オン抵抗	$V_{GS} = 4.5V$	7.5
		$V_{GS} = 10V$	5.3
$V_{GS(th)}$	スレッシュホールド電圧	1.9	V

注文情報 (1)

デバイス	数量	メディア	パッケージ	Ship (配送)
CSD18504Q5A	2500	13 インチリール	SON 5mm×6mm プラスチック パッケージ	テープ アンドリール
CSD18504Q5AT	250	7 インチリール		

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

絶対最大定格

$T_A = 25^\circ C$		値	単位
V_{DS}	ドレイン - ソース間電圧	40	V
V_{GS}	ゲート - ソース間電圧	±20	V
I_D	連続ドレイン電流 (パッケージ制限)	50	A
	連続ドレイン電流 (シリコン制限)、 $T_C = 25^\circ C$	75	
	連続ドレイン電流 ⁽¹⁾	15	
I_{DM}	パルスドレイン電流 ⁽²⁾	275	A
P_D	消費電力 ⁽¹⁾	3.1	W
	消費電力、 $T_C = 25^\circ C$	77	
T_J , T_{stg}	動作時の接合部温度、保存温度	-55~150	°C
E_{AS}	アバラシエエネルギー、単一パルス $I_D = 43A, L = 0.1mH, R_G = 25\Omega$	92	mJ

- 1 平方インチ、2 オンスでの標準 $R_{\theta JA} = 40^\circ C/W$ 。厚さ 0.06 インチの FR4 PCB 上 Cu パッド。
- 最大 $R_{\theta JC} = 2.0^\circ C/W$ 、パルス期間 $\leq 100\mu s$ 、デューティ サイクル $\leq 1\%$



Table of Contents

1 特長.....	1	5.2 Documentation Support.....	7
2 アプリケーション.....	1	5.3 ドキュメントの更新通知を受け取る方法.....	7
3 概要.....	1	5.4 サポート・リソース.....	7
4 Specifications.....	3	5.5 Trademarks.....	7
4.1 Electrical Characteristics.....	3	5.6 静電気放電に関する注意事項.....	7
4.2 Thermal Information.....	3	5.7 用語集.....	7
4.3 Typical MOSFET Characteristics.....	4	6 Revision History.....	8
5 Device and Documentation Support.....	7	7 Mechanical, Packaging, and Orderable Information....	9
5.1 サード・パーティ製品に関する免責事項.....	7		

4 Specifications

4.1 Electrical Characteristics

($T_A = 25^\circ\text{C}$ unless otherwise stated)


PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
STATIC CHARACTERISTICS						
BV_{DSS}	Drain-to-Source Voltage	$V_{GS} = 0V, I_D = 250\mu A$	40			V
I_{DSS}	Drain-to-Source Leakage Current	$V_{GS} = 0V, V_{DS} = 32V$			1	μA
I_{GSS}	Gate-to-Source Leakage Current	$V_{DS} = 0V, V_{GS} = 20V$			100	nA
$V_{GS(th)}$	Gate-to-Source Threshold Voltage	$V_{DS} = V_{GS}, I_D = 250\mu A$	1.5	1.9	2.4	V
$R_{DS(on)}$	Drain-to-Source On-Resistance	$V_{GS} = 4.5V, I_D = 17A$		7.5	9.8	m Ω
		$V_{GS} = 10V, I_D = 17A$		5.3	6.6	m Ω
g_{fs}	Transconductance	$V_{DS} = 20V, I_D = 17A$		71		S
DYNAMIC CHARACTERISTICS						
C_{iss}	Input Capacitance	$V_{GS} = 0V, V_{DS} = 20V, f = 1MHz$		1380	1656	pF
C_{oss}	Output Capacitance			310	372	pF
C_{rss}	Reverse Transfer Capacitance			8	9.6	pF
R_G	Series Gate Resistance			1.4	2.8	Ω
Q_g	Gate Charge Total (4.5V)	$V_{DS} = 20V, I_D = 17A$		7.7	9.2	nC
Q_g	Gate Charge Total (10V)			16	19	
Q_{gd}	Gate Charge Gate-to-Drain			2.4		nC
Q_{gs}	Gate Charge Gate-to-Source			3.2		nC
$Q_{g(th)}$	Gate Charge at V_{th}			2.2		nC
Q_{oss}	Output Charge		$V_{DS} = 20V, V_{GS} = 0V$		21	
$t_{d(on)}$	Turn On Delay Time	$V_{DS} = 20V, V_{GS} = 10V,$ $I_{DS} = 17A, R_G = 0\Omega$		3.2		ns
t_r	Rise Time			6.8		ns
$t_{d(off)}$	Turn Off Delay Time			12		ns
t_f	Fall Time			2		ns
DIODE CHARACTERISTICS						
V_{SD}	Diode Forward Voltage	$I_{SD} = 17A, V_{GS} = 0V$		0.8	1	V
Q_{rr}	Reverse Recovery Charge	$V_{DS} = 20V, I_F = 17A,$ $di/dt = 300A/\mu s$		39		nC
t_{rr}	Reverse Recovery Time			28		ns

4.2 Thermal Information


($T_A = 25^\circ\text{C}$ unless otherwise stated)

THERMAL METRIC		MIN	TYP	MAX	UNIT
$R_{\theta JC}$	Junction-to-Case Thermal Resistance ⁽¹⁾			2.0	$^\circ\text{C/W}$
$R_{\theta JA}$	Junction-to-Ambient Thermal Resistance ^{(1) (2)}			50	

- (1) $R_{\theta JC}$ is determined with the device mounted on a 1-inch² (6.45cm²), 2oz. (0.071mm thick) Cu pad on a 1.5-inches × 1.5-inches (3.81cm × 3.81cm), 0.06-inch (1.52mm) thick FR4 PCB. $R_{\theta JC}$ is specified by design, whereas $R_{\theta JA}$ is determined by the user's board design.
- (2) Device mounted on FR4 material with 1-inch² (6.45cm²), 2oz. (0.071mm thick) Cu.




Max $R_{\theta JA} = 50^{\circ}\text{C/W}$ when mounted on 1 inch² (6.45cm²) of 2oz. (0.071mm thick) Cu.




Max $R_{\theta JA} = 125^{\circ}\text{C/W}$ when mounted on a minimum pad area of 2oz. (0.071mm thick) Cu.


4.3 Typical MOSFET Characteristics

($T_A = 25^{\circ}\text{C}$ unless otherwise stated)







4-2. Saturation Characteristics




4-3. Transfer Characteristics




4-4. Gate Charge




4-5. Capacitance




4-6. Threshold Voltage vs Temperature




4-7. On-State Resistance vs Gate-to-Source Voltage




4-8. Normalized On-State Resistance vs Temperature




4-9. Typical Diode Forward Voltage



4-10. Maximum Safe Operating Area



4-11. Single Pulse Unclamped Inductive Switching



4-12. Maximum Drain Current vs Temperature

5 Device and Documentation Support

5.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

5.2 Documentation Support

5.2.1 Related Documentation

5.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

5.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

5.5 Trademarks

NexFET™ is a trademark of Texas Instruments.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

5.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

5.7 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

6 Revision History

Changes from Revision E (August 2014) to Revision F (January 2025)	Page
<ul style="list-style-type: none"> ドキュメント全体にわたって表、図、相互参照の採番方法を更新..... 	1
<hr/>	
Changes from Revision D (August 2014) to Revision E (August 2014)	Page
<ul style="list-style-type: none"> パルス電流を 275A に増加..... Updated the SOA in 図 4-10 	1 4
<hr/>	
Changes from Revision C (May 2013) to Revision D (August 2014)	Page
<ul style="list-style-type: none"> 「注文情報」表に 7 インチ リールを追加..... ケース温度を 25°C に保持した状態での消費電力のパラメータを追加..... パルス電流の条件を更新..... Updated 図 4-1 to a normalized $R_{\theta JC}$ curve..... 	1 1 1 4
<hr/>	
Changes from Revision B (November 2012) to Revision C (May 2013)	Page
<ul style="list-style-type: none"> Updated Mechanical stencil..... 	9
<hr/>	
Changes from Revision A (October 2012) to Revision B (November 2012)	Page
<ul style="list-style-type: none"> $R_{DS(on)}$ と V_{GS} のグラフ、およびゲート電荷のグラフを変更..... Changed $R_{\theta JA}$ Max value From: 51 To: 50°C/W..... Changed the Typical MOSFET Characteristics section..... 	1 3 4
<hr/>	
Changes from Revision * (June 2012) to Revision A (October 2012)	Page
<ul style="list-style-type: none"> Changed the Transconductance TYP value From: 63S To: 71S..... Changed the Turn On and Turn Off Delay Time, Rise and Fall Time Test Conditions From: $I_{DS} = 17A$, $R_G = 2\Omega$ To: $I_{DS} = 17A$, $R_G = 0\Omega$..... Changed the Q_{rr} Reverse Recovery Charge TYP value From: 18nC To: 39nC..... 	3 3 3

7 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CSD18504Q5A	ACTIVE	VSONP	DQJ	8	2500	RoHS-Exempt & Green	SN	Level-1-260C-UNLIM	-55 to 150	CSD18504	Samples
CSD18504Q5AT	ACTIVE	VSONP	DQJ	8	250	RoHS-Exempt & Green	SN	Level-1-260C-UNLIM	-55 to 150	CSD18504	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CSD18504Q5A	VSONP	DQJ	8	2500	330.0	12.4	6.3	5.3	1.2	8.0	12.0	Q1
CSD18504Q5AT	VSONP	DQJ	8	250	180.0	12.4	6.3	5.3	1.2	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CSD18504Q5A	VSONP	DQJ	8	2500	340.0	340.0	38.0
CSD18504Q5AT	VSONP	DQJ	8	250	190.0	190.0	30.0



4218866/B 12/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Metalized features are supplier options and may not be on the package.
5. All dimensions do not include mold flash or protrusions.

EXAMPLE BOARD LAYOUT


DQJ0008A

VSONP - 1.1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SOLDER MASK DEFINED
SCALE: 15X



SOLDER MASK DETAILS

4218866/B 12/2024

NOTES: (continued)


6. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
7. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

DQJ0008A

VSONP - 1.1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD:
70% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE: 15X

4218866/B 12/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated