

CSD18514Q5A 40V、Nチャネル NexFET™パワーMOSFET

1 特長

- 低い $R_{DS(ON)}$
- 低い熱抵抗
- アバランシェ定格
- ロジック・レベル
- 鉛フリーの端子メッキ処理
- RoHS準拠
- ハロゲン不使用
- SON 5mm×6mmプラスチック・パッケージ


2 アプリケーション

- DC/DC変換
- 2次側同期整流器
- バッテリ・モータ制御

3 概要

この4.1mΩ、SON 5mm×6mm、40V NexFET™パワーMOSFETは、電力変換アプリケーションにおいて損失を最小限に抑えるよう設計されています。

上面図



製品概要

$T_A = 25^\circ\text{C}$		標準値		単位
V_{DS}	ドレイン-ソース間電圧	40		V
Q_g	ゲートの合計電荷(10V)	29		nC
Q_{gd}	ゲート電荷、ゲート-ドレイン間	5.0		nC
$R_{DS(on)}$	ドレイン-ソース間オン抵抗	$V_{GS} = 4.5\text{V}$	6.0	mΩ
		$V_{GS} = 10\text{V}$	4.1	
$V_{GS(th)}$	スレッショルド電圧	1.8		V

製品情報(1)

デバイス	メディア	数量	パッケージ	出荷
CSD18514Q5A	13インチ・リール	2500	SON 5.00mm×6.00mm プラスチック・パッケージ	テープ・ アンド・ リール
CSD18514Q5AT	7インチ・リール	250		

(1) 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。


絶対最大定格

$T_A = 25^\circ\text{C}$		値	単位
V_{DS}	ドレイン-ソース間電圧	40	V
V_{GS}	ゲート-ソース間電圧	±20	V
I_D	連続ドレイン電流(パッケージ制限)	50	A
	連続ドレイン電流(シリコン制限)、 $T_C = 25^\circ\text{C}$	89	
	連続ドレイン電流(1)	18	
I_{DM}	パルス・ドレイン電流(2)	237	A
P_D	消費電力(1)	3.1	W
	消費電力、 $T_C = 25^\circ\text{C}$	74	
T_J 、 T_{stg}	動作時の接合部、 保管温度	-55~150	°C
E_{AS}	アバランシュ・エネルギー、単一パルス $I_D = 33\text{A}$ 、 $L = 0.1\text{mH}$ 、 $R_G = 25\Omega$	55	mJ


(1) 厚さ0.06inのFR4 PCB上に構築された面積1in²、2オンスのCuパッド上で、標準値 $R_{\theta JA} = 40^\circ\text{C}/\text{W}$ です。

(2) 最大 $R_{\theta JC} = 1.7^\circ\text{C}/\text{W}$ 、パルス期間 ≤ 100μs、デューティ・サイクル ≤ 1%。

$R_{DS(on)}$ と V_{GS} との関係



ゲート電荷



目次

1	特長	1	6.1	ドキュメントの更新通知を受け取る方法.....	7
2	アプリケーション	1	6.2	コミュニティ・リソース	7
3	概要	1	6.3	商標	7
4	改訂履歴.....	2	6.4	静電気放電に関する注意事項	7
5	Specifications	3	6.5	Glossary	7
	5.1 Electrical Characteristics.....	3	7	メカニカル、パッケージ、および注文情報	8
	5.2 Thermal Information	3	7.1	Q5Aパッケージの寸法	8
	5.3 Typical MOSFET Characteristics.....	4	7.2	推奨されるPCBパターン	9
6	デバイスおよびドキュメントのサポート.....	7	7.3	推奨されるステンシル開口部	10
			7.4	Q5Aのテープ・アンド・リール情報	10

4 改訂履歴

2016年11月発行のものから更新

Page

- | | | |
|---|---|---|
| • | Changed the charge values in the Dynamic Characteristics section of the <i>Electrical Characteristics</i> table..... | 3 |
| • | Changed Figure 4 in the <i>Typical MOSFET Characteristics</i> section to reflect updated gate charges | 4 |

5 Specifications

5.1 Electrical Characteristics

 $T_A = 25^\circ\text{C}$ (unless otherwise stated)


PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
STATIC CHARACTERISTICS						
V_{DSS}	Drain-to-source voltage	$V_{GS} = 0\text{ V}, I_D = 250\ \mu\text{A}$	40			V
I_{DSS}	Drain-to-source leakage current	$V_{GS} = 0\text{ V}, V_{DS} = 32\text{ V}$			1	μA
I_{GSS}	Gate-to-source leakage current	$V_{DS} = 0\text{ V}, V_{GS} = 20\text{ V}$			100	nA
$V_{GS(th)}$	Gate-to-source threshold voltage	$V_{DS} = V_{GS}, I_D = 250\ \mu\text{A}$	1.5	1.8	2.4	V
$R_{DS(on)}$	Drain-to-source on resistance	$V_{GS} = 4.5\text{ V}, I_D = 14\text{ A}$		6.0	7.9	m Ω
		$V_{GS} = 10\text{ V}, I_D = 14\text{ A}$		4.1	4.9	
g_{fs}	Transconductance	$V_{DS} = 4\text{ V}, I_D = 14\text{ A}$		59		S
DYNAMIC CHARACTERISTICS						
C_{iss}	Input capacitance	$V_{GS} = 0\text{ V}, V_{DS} = 20\text{ V}, f = 1\text{ MHz}$		2060	2680	pF
C_{oss}	Output capacitance			205	267	pF
C_{rss}	Reverse transfer capacitance			106	138	pF
R_G	Series gate resistance			1.3	2.6	Ω
Q_g	Gate charge total (4.5 V)	$V_{DS} = 20\text{ V}, I_D = 14\text{ A}$		14	18	nC
Q_g	Gate charge total (10 V)			29	38	nC
Q_{gd}	Gate charge gate-to-drain			5.0		nC
Q_{gs}	Gate charge gate-to-source			6.0		nC
$Q_{g(th)}$	Gate charge at V_{th}			3.4		nC
Q_{oss}	Output charge		$V_{DS} = 20\text{ V}, V_{GS} = 0\text{ V}$		9.2	
$t_{d(on)}$	Turnon delay time	$V_{DS} = 20\text{ V}, V_{GS} = 10\text{ V}, I_{DS} = 14\text{ A}, R_G = 0\ \Omega$		13		ns
t_r	Rise time			22		ns
$t_{d(off)}$	Turnoff delay time			14		ns
t_f	Fall time			6		ns
DIODE CHARACTERISTICS						
V_{SD}	Diode forward voltage	$I_{SD} = 14\text{ A}, V_{GS} = 0\text{ V}$		0.8	1.0	V
Q_{rr}	Reverse recovery charge	$V_{DS} = 20\text{ V}, I_F = 14\text{ A}, di/dt = 300\text{ A}/\mu\text{s}$		8.5		nC
t_{rr}	Reverse recovery time			9		ns

5.2 Thermal Information


 $T_A = 25^\circ\text{C}$ (unless otherwise stated)

THERMAL METRIC		MIN	TYP	MAX	UNIT
$R_{\theta JC}$	Junction-to-case thermal resistance ⁽¹⁾			1.7	$^\circ\text{C}/\text{W}$
$R_{\theta JA}$	Junction-to-ambient thermal resistance ⁽¹⁾⁽²⁾			50	

- $R_{\theta JC}$ is determined with the device mounted on a 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu pad on a 1.5-in × 1.5-in (3.81-cm × 3.81-cm), 0.06-in (1.52-mm) thick FR4 PCB. $R_{\theta JC}$ is specified by design, whereas $R_{\theta JA}$ is determined by the user's board design.
- Device mounted on FR4 material with 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu.



Max $R_{\theta JA} = 50^{\circ}\text{C/W}$
when mounted on 1 in²
(6.45 cm²) of
2-oz (0.071-mm) thick
Cu.



Max $R_{\theta JA} = 125^{\circ}\text{C/W}$
when mounted on a
minimum pad area of
2-oz (0.071-mm) thick
Cu.

5.3 Typical MOSFET Characteristics

$T_A = 25^{\circ}\text{C}$ (unless otherwise stated)










Figure 1. Transient Thermal Impedance

Typical MOSFET Characteristics (continued)

T_A = 25°C (unless otherwise stated)



Typical MOSFET Characteristics (continued)

T_A = 25°C (unless otherwise stated)




Figure 8. Normalized On-State Resistance vs Temperature




Figure 9. Typical Diode Forward Voltage




Figure 10. Maximum Safe Operating Area




Figure 11. Single Pulse Unclamped Inductive Switching




Figure 12. Maximum Drain Current vs Temperature

6 デバイスおよびドキュメントのサポート

6.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

6.2 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

TI E2E™オンライン・コミュニティ TIのE2E (*Engineer-to-Engineer*) コミュニティ。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイデアを検討して、問題解決に役立てることができます。

設計サポート TIの設計サポート役に立つE2Eフォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

6.3 商標

NexFET, E2E are trademarks of Texas Instruments.
All other trademarks are the property of their respective owners.

6.4 静電気放電に関する注意事項



これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時は、MOSゲートに対する静電破壊を防止するために、リード線同士をショートさせておくか、デバイスを導電フォームに入れる必要があります。

6.5 Glossary


[SLYZ022](#) — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.

7 メカニカル、パッケージ、および注文情報


以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

7.1 Q5Aパッケージの寸法



寸法	ミリメートル		
	最小	公称	最大
A	0.90	1.00	1.10
b	0.33	0.41	0.51
c	0.20	0.25	0.34
D1	4.80	4.90	5.00
D2	3.61	3.81	4.02
E	5.90	6.00	6.10
E1	5.70	5.75	5.80
E2	3.38	3.58	3.78
E3	3.03	3.13	3.23
e	1.17	1.27	1.37
e1	0.27	0.37	0.47
e2	0.15	0.25	0.35
H	0.41	0.56	0.71
K	1.10	—	—
L	0.51	0.61	0.71
L1	0.06	0.13	0.20
θ	0°	—	12°


7.2 推奨されるPCBパターン




寸法	ミリメートル		インチ	
	最小	最大	最小	最大
F1	6.205	6.305	0.244	0.248
F2	4.46	4.56	0.176	0.18
F3	4.46	4.56	0.176	0.18
F4	0.65	0.7	0.026	0.028
F5	0.62	0.67	0.024	0.026
F6	0.63	0.68	0.025	0.027
F7	0.7	0.8	0.028	0.031
F8	0.65	0.7	0.026	0.028
F9	0.62	0.67	0.024	0.026
F10	4.9	5	0.193	0.197
F11	4.46	4.56	0.176	0.18

PCB設計の推奨回路レイアウトについては、『[PCBレイアウト技法によるリングングの低減](#)』(SLPA005)を参照してください。

7.3 推奨されるステンシル開口部



7.4 Q5Aのテープ・アンド・リール情報



M0138-01

注:

- 10スプロケット・ホール・ピッチの累積許容誤差は ± 0.2 。
- キャンバーは100mm内に1mmを超えないこと(250mm以上では累積しない)
- 材質: 黒色の静電散逸性ポリスチレン
- すべての寸法は、特記されていない限りmm単位
- A0およびB0は、ポケットの底部から0.3mm上の平面上で測定

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CSD18514Q5A	ACTIVE	VSONP	DQJ	8	2500	RoHS-Exempt & Green	SN	Level-1-260C-UNLIM	-55 to 150	CSD18514	Samples
CSD18514Q5AT	ACTIVE	VSONP	DQJ	8	250	RoHS-Exempt & Green	SN	Level-1-260C-UNLIM	-55 to 150	CSD18514	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

PACKAGE OUTLINE

DQJ0008A

VSONP - 1.1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Metalized features are supplier options and may not be on the package.
5. All dimensions do not include mold flash or protrusions.

EXAMPLE BOARD LAYOUT

DQJ0008A

VSONP - 1.1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218866/A 10/2020

NOTES: (continued)

6. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).


7. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

DQJ0008A

VSONP - 1.1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD:
70% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE: 15X

4218866/A 10/2020

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023, Texas Instruments Incorporated