

# CSD25484F4 –20V P チャネル FemtoFET™ MOSFET

## 1 特長

- 低いオン抵抗
- 非常に低い  $Q_g$  および  $Q_{gd}$
- 低いスレッシュホールド電圧
- 非常に小さな外形 (0402 ケース・サイズ)
  - 1.0mm × 0.6mm
- 超薄型プロファイル
  - 高さ 0.2mm
- ESD 保護ダイオード搭載
  - HBM 定格 4kV 超
  - CDM 定格 2kV 超
- 鉛およびハロゲン不使用
- RoHS 準拠

## 2 アプリケーション

- ロード・スイッチ・アプリケーションに最適
- 汎用スイッチング・アプリケーションに最適
- バッテリー・アプリケーション
- ハンドヘルドおよびモバイル・アプリケーション

## 3 概要

この 80mΩ、–20V、P チャネル FemtoFET™ MOSFET は、さまざまなハンドヘルドおよびモバイル・アプリケーション向けに、フットプリントを最小化するよう設計され、最適化されています。標準の小信号 MOSFET をこのテクノロジーに置き換えて、占有面積を 60% 以上減らすことができます。




図 3-1. 標準的なパッケージ寸法

### 製品概要

$T_A = 25^\circ\text{C}$		標準値	単位	
$V_{DS}$	ドレイン - ソース間電圧	–20	V	
$Q_g$	総ゲート電荷量 (–4.5V)	1090	pC	
$Q_{gd}$	ゲート・ドレイン間のゲート電荷量	150	pC	
$R_{DS(on)}$	ドレイン - ソース間 オン抵抗	$V_{GS} = -1.8\text{V}$	405	mΩ
		$V_{GS} = -2.5\text{V}$	150	
		$V_{GS} = -4.5\text{V}$	93	
		$V_{GS} = -8.0\text{V}$	80	
$V_{GS(th)}$	スレッシュホールド電圧	–0.95	V	

### 製品情報

デバイス	数量	メディア	パッケージ(1)	出荷形態
CSD25484F4	3000	7 インチ・リール	Femto (0402) 1.00mm × 0.60mm LGA (Land Grid Array)	テープ・アンド・リール
CSD25484F4T	250			

- (1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

### 絶対最大定格

$T_A = 25^\circ\text{C}$		値	単位
$V_{DS}$	ドレイン - ソース間電圧	–20	V
$V_{GS}$	ゲート - ソース間電圧	–12	V
$I_D$	連続ドレイン電流(1)	–2.5	A
$I_{DM}$	パルス・ドレイン電流(1) (2)	–22	A
$I_G$	連続ゲート・クランプ電流	–35	mA
	パルス・ゲート・クランプ電流(2)	–350	
$P_D$	消費電力(1)	500	mW
$V_{(ESD)}$	人体モデル (HBM)	4	kV
	デバイス帯電モデル (CDM)	2	
$T_J, T_{stg}$	動作時の接合部温度、 保存温度	–55 ~ 150	°C

- (1)  $R_{\theta JA} = 85^\circ\text{C/W}$  (標準値、厚さ 0.06 インチ (1.52mm) の FR4 PCB 上の面積 1 平方インチ (6.45cm<sup>2</sup>)、厚さ 2oz (0.071mm) の Cu パッドに実装した場合)
- (2) パルス幅 ≤ 100μs、デューティ・サイクル ≤ 1%




図 3-2. 上面図



## Table of Contents

<b>1 特長</b> .....	<b>1</b>	6.2 サポート・リソース.....	<b>7</b>
<b>2 アプリケーション</b> .....	<b>1</b>	6.3 Trademarks.....	<b>7</b>
<b>3 概要</b> .....	<b>1</b>	6.4 Electrostatic Discharge Caution.....	<b>7</b>
<b>4 Revision History</b> .....	<b>2</b>	6.5 Glossary.....	<b>7</b>
<b>5 Specifications</b> .....	<b>3</b>	<b>7 Mechanical, Packaging, and Orderable Information</b> ....	<b>8</b>
5.1 Electrical Characteristics.....	<b>3</b>	7.1 Mechanical Dimensions.....	<b>8</b>
5.2 Thermal Information.....	<b>3</b>	7.2 Recommended Minimum PCB Layout.....	<b>9</b>
5.3 Typical MOSFET Characteristics.....	<b>4</b>	7.3 Recommended Stencil Pattern.....	<b>9</b>
<b>6 Device and Documentation Support</b> .....	<b>7</b>	7.4 CSD68830F4 Embossed Carrier Tape Dimensions..	<b>10</b>
6.1 Receiving Notification of Documentation Updates.....	<b>7</b>		

## 4 Revision History

### Changes from Revision A (August 2017) to Revision B (February 2022)

**Page**

- Added FemtoFET Surface Mount Guide note..... **9**

### Changes from Revision \* (May 2015) to Revision A (August 2017)

**Page**

- Added the [セクション 6.1](#) and the [セクション 6](#) section..... **7**
- Updated the [セクション 7.2](#) and the [セクション 7.3](#) sections..... **8**

## 5 Specifications

### 5.1 Electrical Characteristics

T<sub>A</sub> = 25°C (unless otherwise stated)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
<b>STATIC CHARACTERISTICS</b>						
B <sub>V</sub> DSS	Drain-to-source voltage	V <sub>GS</sub> = 0 V, I <sub>DS</sub> = -250 μA	-20			V
I <sub>DSS</sub>	Drain-to-source leakage current	V <sub>GS</sub> = 0 V, V <sub>DS</sub> = -16 V			-100	nA
I <sub>GSS</sub>	Gate-to-source leakage current	V <sub>DS</sub> = 0 V, V <sub>GS</sub> = -12 V			-50	nA
V <sub>GS(th)</sub>	Gate-to-source threshold voltage	V <sub>DS</sub> = V <sub>GS</sub> , I <sub>DS</sub> = -250 μA	-0.7	-0.95	-1.2	V
R <sub>DS(on)</sub>	Drain-to-source on-resistance	V <sub>GS</sub> = -1.8 V, I <sub>DS</sub> = -0.1 A		405	825	mΩ
		V <sub>GS</sub> = -2.5 V, I <sub>DS</sub> = -0.5 A		150	180	
		V <sub>GS</sub> = -4.5 V, I <sub>DS</sub> = -0.5 A		93	109	
		V <sub>GS</sub> = -8 V, I <sub>DS</sub> = -0.5 A		80	94	
g <sub>fs</sub>	Transconductance	V <sub>DS</sub> = -10 V, I <sub>DS</sub> = -0.5 A		3.5		S
<b>DYNAMIC CHARACTERISTICS</b>						
C <sub>iss</sub>	Input capacitance	V <sub>GS</sub> = 0 V, V <sub>DS</sub> = -10 V, f = 1 MHz		175	230	pF
C <sub>oss</sub>	Output capacitance			78	102	pF
C <sub>riss</sub>	Reverse transfer capacitance			5.5	7.2	pF
R <sub>G</sub>	Series gate resistance			20		Ω
Q <sub>g</sub>	Gate charge total (-4.5 V)	V <sub>DS</sub> = -10 V, I <sub>DS</sub> = -0.5 A		1090	1415	pC
Q <sub>gd</sub>	Gate charge gate-to-drain			150		pC
Q <sub>gs</sub>	Gate charge gate-to-source			350		pC
Q <sub>g(th)</sub>	Gate charge at V <sub>th</sub>			210		pC
Q <sub>oss</sub>	Output charge		V <sub>DS</sub> = -10 V, V <sub>GS</sub> = 0 V		1290	
t <sub>d(on)</sub>	Turnon delay time	V <sub>DS</sub> = -10 V, V <sub>GS</sub> = -4.5 V, I <sub>DS</sub> = -0.5 A, R <sub>G</sub> = 10 Ω		9.5		ns
t <sub>r</sub>	Rise time			5		ns
t <sub>d(off)</sub>	Turnoff delay time			18		ns
t <sub>f</sub>	Fall Time			8.5		ns
<b>DIODE CHARACTERISTICS</b>						
V <sub>SD</sub>	Diode forward voltage	I <sub>SD</sub> = -0.5 A, V <sub>GS</sub> = 0 V		-0.75		V
Q <sub>rr</sub>	Reverse recovery charge	V <sub>DS</sub> = -10 V, I <sub>F</sub> = -0.5 A, di/dt = 100 A/μs		970		pC
t <sub>rr</sub>	Reverse recovery time			7.5		ns

### 5.2 Thermal Information

T<sub>A</sub> = 25°C (unless otherwise stated)


THERMAL METRIC		TYPICAL VALUES	UNIT
R <sub>θJA</sub>	Junction-to-ambient thermal resistance <sup>(1)</sup>	85	°C/W
	Junction-to-ambient thermal resistance <sup>(2)</sup>	245	

(1) Device mounted on FR4 material with 1-in<sup>2</sup> (6.45-cm<sup>2</sup>), 2-oz (0.071-mm) thick Cu.







(2) Device mounted on FR4 material with minimum Cu mounting area.


### 5.3 Typical MOSFET Characteristics

T<sub>A</sub> = 25°C (unless otherwise stated)




**5-1. Transient Thermal Impedance**







**5-8. Normalized On-State Resistance vs Temperature**



**5-9. Typical Diode Forward Voltage**



**5-10. Maximum Safe Operating Area**



**5-11. Maximum Drain Current vs Temperature**

## 6 Device and Documentation Support

### 6.1 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on ti.com. In the upper right corner, click on *Alert me* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

### 6.2 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

### 6.3 Trademarks

FemtoFET™ is a trademark of Texas Instruments.

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 6.4 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.


### 6.5 Glossary

[TI Glossary](#) This glossary lists and explains terms, acronyms, and definitions.

## 7 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

### 7.1 Mechanical Dimensions




- A. All linear dimensions are in millimeters (dimensions and tolerancing per AME T14.5M-1994).
- B. This drawing is subject to change without notice.
- C. This package is a PB-free solder land design.

**表 7-1. Pin Configuration**

POSITION	DESIGNATION
Pin 1	Gate
Pin 2	Source
Pin 3	Drain




## 7.2 Recommended Minimum PCB Layout





- A. All dimensions are in millimeters.
- B. For more information, see [FemtoFET Surface Mount Guide \(SLRA003D\)](#).

## 7.3 Recommended Stencil Pattern



- A. All dimensions are in millimeters.

### 7.4 CSD68830F4 Embossed Carrier Tape Dimensions



- A. Pin 1 is oriented in the top-right quadrant of the tape enclosure (quadrant 2), closest to the carrier tape sprocket holes.

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CSD25484F4	ACTIVE	PICOSTAR	YJJ	3	3000	RoHS & Green	NIAU	Level-1-260C-UNLIM	-55 to 150	G3	<a href="#">Samples</a>
CSD25484F4T	ACTIVE	PICOSTAR	YJJ	3	250	RoHS & Green	NIAU	Level-1-260C-UNLIM	-55 to 150	G3	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CSD25484F4	PICOST AR	YJJ	3	3000	178.0	9.2	0.7	1.1	0.28	4.0	8.0	Q2
CSD25484F4T	PICOST AR	YJJ	3	250	178.0	9.2	0.7	1.1	0.28	4.0	8.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CSD25484F4	PICOSTAR	YJJ	3	3000	220.0	220.0	35.0
CSD25484F4T	PICOSTAR	YJJ	3	250	220.0	220.0	35.0




YJJ0003A



PACKAGE OUTLINE

PicoStar™ - 0.22 mm max height

PicoStar™




4221828/B 08/2016

NOTES:

PicoStar is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M
2. This drawing is subject to change without notice.
3. This package is a Pb-free bump design. Bump finish may vary. To determine the exact finish, refer to the device datasheet or contact a local TI representative.



4221828/B 08/2016

NOTES: (continued)

4. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).




# EXAMPLE STENCIL DESIGN

YJJ0003A

PicoStar™ - 0.22 mm max height

PicoStar™



SOLDER PASTE EXAMPLE  
BASED ON 0.075 - 0.1 mm THICK STENCIL  
SCALE:50X

4221828/B 08/2016

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated