

DRV8212P 11V H ブリッジ・モーター・ドライバ、PWM インターフェイスおよび低消費電力スリープ・モード付き

1 特長

- N チャンネルの H ブリッジ・モーター・ドライバ
 - MOSFET オン抵抗: HS + LS 280mΩ
 - 1 つの双方向ブラシ付き DC モーターを駆動
 - 単一コイルまたはデュアルコイルのラッチリレー 1 個
- 1.65V~11V の動作電源電圧範囲
- 高い出力電流能力: ピーク 4A
- 標準 PWM インターフェイス (IN1/IN2)
- 1.8V、3.3V、5V のロジック入力電圧に対応
- スリープ・モードでの非常に低い消費電力
 - $V_{VM} = 5V$ 、 $V_{VCC} = 3.3V$ 、 $T_J = 25^\circ C$ で 84.5nA 未満
 - DRV8837 および DRV8837C とピン互換
- 保護機能
 - 低電圧誤動作防止 (UVLO)
 - 過電流保護 (OCP)
 - サーマル・シャットダウン (TSD)
- デバイス・ファミリの詳細については、[セクション 5](#) を参照してください。
 - DRV8210: 1.65~11V、1Ω、複数のインターフェイス
 - DRV8210P: スリープ・ピン、PWM インターフェイス
 - DRV8212: 1.65~11V、280mΩ、複数のインターフェイス
 - DRV8212P: スリープ・ピン、PWM インターフェイス
 - DRV8220: 4.5~18V、1Ω、複数のインターフェイス

2 アプリケーション

- ブラシ付き DC モーター、ソレノイド、リレー駆動
- 水道、ガス、電気メータ
- IP ネットワークカメラの IR カットフィルタ
- ビデオ・ドアベル
- マシン・ビジョン・カメラ
- 電子スマート・ロック
- 電子 / ロボット玩具
- 血圧計
- 点滴用ポンプ
- 電動歯ブラシ
- 美容と化粧

3 概要

DRV8212P は、4 つの N チャンネル・パワー FET、チャージ・ポンプ・レギュレータ、保護回路を内蔵した統合モーター・ドライバです。3 段のチャージ・ポンプ・アーキテクチャにより、最低 1.65V で動作し、1.8V の電源レールとバッテリーの低電圧に対応できます。チャージ・ポンプにはすべてのコンデンサが内蔵されているため、PCB 上のモーター・ドライバのソリューション・サイズ全体が小さくなり、100% のデューティ・サイクルで動作できます。

DRV8212P は、業界標準の PWM (IN1/IN2) 制御インターフェイスをサポートしています。nSLEEP ピンにより低消費電力スリープ・モードを制御でき、内部回路をディセーブルすることで超低静止電流を実現できます。

本デバイスは、最大 4A のピーク出力電流を供給できます。1.65V~5.5V の電源電圧で動作します。


このドライバは、電源低電圧誤動作防止 (UVLO)、出力過電流 (OCP)、デバイス過熱 (TSD) などの堅牢な内部保護機能を備えています。

DRV8212P は、各種の負荷と電源レールに最小限の設計変更で対応できるよう、スケラブルな $R_{DS(on)}$ と電源電圧の選択肢を取り揃えたピン互換のデバイス・ファミリの一部です。このファミリのデバイスの詳細は、[セクション 5](#) をご覧ください。弊社のポートフォリオ全体については、tj.co.jp の [ブラシ付きモーター・ドライバ](#) をご覧ください。

製品情報

部品番号 ⁽¹⁾	パッケージ	本体サイズ (公称)
DRV8212PDSG	WSO8 (8)	2.00mm × 2.00mm

- (1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。



概略回路図



目次

1 特長	1	9 アプリケーションと実装	15
2 アプリケーション	1	9.1 アプリケーション情報.....	15
3 概要	1	9.2 代表的なアプリケーション.....	15
4 改訂履歴	2	9.3 電流能力と熱性能.....	21
5 デバイスの比較	3	10 電源に関する推奨事項	26
6 ピン構成および機能	4	10.1 バルク容量.....	26
7 仕様	5	11 レイアウト	27
7.1 絶対最大定格.....	5	11.1 レイアウトのガイドライン.....	27
7.2 ESD 定格.....	5	11.2 レイアウト例.....	27
7.3 推奨動作条件.....	5	12 デバイスおよびドキュメントのサポート	28
7.4 熱に関する情報.....	5	12.1 ドキュメントのサポート.....	28
7.5 電気的特性.....	6	12.2 Receiving Notification of Documentation Updates..	28
7.6 代表的特性.....	7	12.3 サポート・リソース.....	28
8 詳細説明	10	12.4 商標.....	28
8.1 概要.....	10	12.5 Electrostatic Discharge Caution.....	28
8.2 機能ブロック図.....	10	12.6 Glossary.....	28
8.3 機能説明.....	11	13 メカニカル、パッケージ、および注文情報	29
8.4 デバイスの機能モード.....	13		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (June 2021) to Revision A (July 2021)	Page
• HBM を 1500V から 2000V に更新。.....	5

5 デバイスの比較

表 5-1. デバイス比較表

型番	電源電圧 (V)	$R_{DS(on)}$ (m Ω)	I_{OCP} (A)	選択できるインターフェイス	スリープ・モードの開始条件	ピン互換デバイス	パッケージ
DRV8210	1.65~11	950 (DRL)、 1050 (DSG)	1.76	PWM、PH/EN、ハー フブリッジ	自動スリープ、 VCC	DRV8210、 DRV8212、 DRV8220	SOT563 (DRL)、WSON (DSG)
DRV8212	1.65~11	280	4				
DRV8220	4.5~18	1000	1.76		自動スリープ、 nSLEEP ピン		
DRV8210P	1.65~11	1050	1.76	PWM	nSLEEP ピン	DRV8837、 DRV8837C、 DRV8210P、 DRV8212P	WSON (DSG)
DRV8212P	1.65~11	280	4				WSON (DSG)

6 ピン構成および機能




図 6-1. DRV8212P DSG パッケージ 8 ピン WSON 上面図

表 6-1. ピン機能

ピン		種類	説明
名称	番号		
GND	4	PWR	デバイスのグランド。システム・グランドに接続します。
IN1	6	I	Hブリッジ制御入力。「セクション 8.3.2」を参照してください。内部プルダウン抵抗。
IN2	5	I	Hブリッジ制御入力。「セクション 8.3.2」を参照してください。内部プルダウン抵抗。
nSLEEP	7	I	スリープ・モード入力。このピンをロジック High に設定すると、デバイスがイネーブルになります。このピンをロジック Low に設定すると、低消費電力スリープ・モードに移行します。内部プルダウン抵抗。
OUT1	2	O	Hブリッジ出力。モーターまたはその他の負荷に接続します。
OUT2	3	O	Hブリッジ出力。モーターまたはその他の負荷に接続します。
VM	1	PWR	モーター電源。このピンは、0.1 μ F のセラミック・コンデンサおよび VM 定格の十分なバルク容量を使用して GND ピンにバイパスします。
VCC	8	PWR	ロジック電源。このピンは、VCC 定格の 0.1 μ F のセラミック・コンデンサを使用して GND ピンにバイパスします。
PAD	—	—	サーマル・パッド。システム・グランドに接続します。

7 仕様

7.1 絶対最大定格

動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源ピン電圧	VM	-0.5	12	V
ロジック電源ピン電圧	VCC	-0.5	5.75	V
電源過渡電圧ランブ	VM, VCC	0	2	V/ μ s
ロジック・ピン電圧	INx, nSLEEP	-0.5	5.75	V
出力ピン電圧	OUTx	-V _{SD}	V _{VM} + V _{SD}	V
出力電流 ⁽¹⁾	OUTx	内部的に制限	内部的に制限	A
周囲温度、T _A		-40	125	°C
接合部温度、T _J		-40	150	°C
保存温度、T _{stg}		-65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

7.2 ESD 定格

		値	単位
V _(ESD)	静電気放電	±2000	V
		±500	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。±2000V と記載されたピンは、実際にはそれよりも高い性能を持つ場合があります。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。±500V と記載されたピンは、実際にはそれよりも高い性能を持つ場合があります。

7.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)

		最小	公称値	最大	単位
V _{VM}	モーター電源電圧	VM	0	11	V
V _{VCC}	ロジック電源電圧	VCC	1.65	5.5	V
V _{IN}	ロジック・ピン電圧	INx, nSLEEP	0	5.5	V
f _{PWM}	PWM 周波数	INx、	0	100	kHz
I _{OUT} ⁽¹⁾	ピーク出力電流	OUTx	0	4	A
T _A	動作時周囲温度		-40	125	°C
T _J	動作時ジャンクション温度		-40	150	°C

(1) 消費電力および温度の制限に従う必要があります。

7.4 熱に関する情報

熱評価基準 ⁽¹⁾		DRV8212P	単位
		DSG (WSON)	
		8 ピン	
R _{θJA}	ジャンクションから周囲までの熱抵抗	77.9	°C/W
R _{θJC(top)}	ジャンクションからケース (上部) までの熱抵抗	97.3	°C/W
R _{θJB}	ジャンクションから基板までの熱抵抗	42.6	°C/W
ψ _{JT}	ジャンクションから上部までの熱特性パラメータ	4.9	°C/W

熱評価基準 ⁽¹⁾		DRV8212P	単位
		DSG (WSON)	
		8ピン	
Ψ_{JB}	ジャンクションから基板までの熱特性パラメータ	42.4	°C/W
$R_{\theta JC(bot)}$	ジャンクションからケース (底部) までの熱抵抗	21.1	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

7.5 電気的特性

$0V \leq V_{VM} \leq 11V$ かつ $1.65V \leq V_{VCC} \leq 11V$, $-40^{\circ}C \leq T_J \leq 150^{\circ}C$ (特に記述のない限り)


標準値は $T_J = 27^{\circ}C$, $V_{VCC} = 3.3V$, $V_{VM} = 5V$ の場合

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源 (VM, VCC)						
I_{VM}	VM アクティブ・モード電流	nSLEEP = 3.3V, IN1 = 0V, IN2 = 3.3V	6	11		mA
I_{VMQ}	VM スリープ・モード電流	スリープ・モード, $V_{VM} = 5V$, $V_{VCC} = 3.3V$, $T_J = 27^{\circ}C$	1	82		nA
I_{VCC}	VCC アクティブ・モード電流	nSLEEP = 3.3V, IN1 = 0V, IN2 = 3.3V	0.21	11		mA
I_{VCCQ}	VCC スリープ・モード電流	スリープ・モード, $V_{VM} = 5V$, $V_{VCC} = 3.3V$, $T_J = 27^{\circ}C$		2.5		nA
t_{WAKE}	ターンオン時間	スリープ・モードからアクティブ・モードまでの遅延		100		μs
t_{SLEEP}	ターンオフ時間	アクティブ・モードからスリープ・モードまでの遅延時間	2			μs
ロジックレベル入力 (INx, nSLEEP)						
V_{IL}	入力ロジック Low 電圧		0	0.4		V
V_{IH}	入力ロジック High 電圧		1.45	5.5		V
V_{HYS}	入力ロジック・ヒステリシス		49			mV
I_{IL}	入力ロジック Low 電流	$V_I = 0V$	-1	1		μA
I_{IH}	入力ロジック High 電流	$V_I = 3.3V$	20	50		μA
R_{PD}	入力プルダウン抵抗	対 GND	100			k Ω
ドライブ出力 (OUTx)						
$R_{DS(on)_HS}$	ハイサイド MOSFET オン抵抗	$I_O = 0.2A$	140			m Ω
$R_{DS(on)_LS}$	ローサイド MOSFET オン抵抗	$I_O = -0.2A$	140			m Ω
V_{SD}	ボディダイオード順方向電圧	$I_O = -1.5A$	1			V
t_{RISE}	出力立ち上がり時間	V_{OUTx} の V_{VM} の 10% から 90% までの立ち上がり	150			ns
t_{FALL}	出力立ち下がり時間	V_{OUTx} の V_{VM} の 90% から 10% までの立ち下がり	150			ns
t_{PD}	入力から出力までの伝搬遅延	入力が 0.8V から $V_{OUTx} = 0.1 \times V_{VM}$ と交差, $I_O = 1A$	135			ns
t_{DEAD}	出力デッドタイム	内部デッドタイム	500			ns
保護回路						
$V_{UVLO,VCC}$	VCC 電源の低電圧誤動作防止 (UVLO)	電源立ち上がり		1.65		V
		電源立ち下がり	1.30			V
V_{UVLO_HYS}	電源 UVLO ヒステリシス	立ち上がりから立ち下がりへのスレッシュホールド	80			mV
t_{UVLO}	電源低電圧グリッチ除去時間	V_{VCC} 立ち下がり から OUTx デイセーブルまで	3.8			μs
I_{OCP}	過電流保護トリップ・ポイント		4			A
t_{OCP}	過電流保護グリッチ除去時間		4.2			μs
t_{RETRY}	過電流保護リトライ時間		1.7			ms
T_{TSD}	サーマル・シャットダウン温度		153	193		°C

$0V \leq V_{VM} \leq 11V$ かつ $1.65V \leq V_{VCC} \leq 11V$, $-40^{\circ}C \leq T_J \leq 150^{\circ}C$ (特に記述のない限り)
標準値は $T_J = 27^{\circ}C$, $V_{VCC} = 3.3V$, $V_{VM} = 5V$ の場合


パラメータ		テスト条件	最小値	標準値	最大値	単位
T _{HYS}	過熱シャットダウン・ヒステリシス			22		°C

7.6 代表的特性




A. $V_{VCC} = 3.3V$

図 7-1. スリープ電流 (I_{VMQ}) と電源電圧 (V_{VM}) との関係




A. $V_{VCC} = 3.3V$

図 7-2. スリープ電流 (I_{VMQ}) と接合部温度 (T_J) との関係




A. $V_{VM} = 5V$

図 7-3. スリープ電流 (I_{VCCQ}) と電源電圧 (V_{VCC}) との関係




A. $V_{VM} = 5V$

図 7-4. スリープ電流 (I_{VCCQ}) と接合部温度 (T_J) との関係




A. $V_{CC} = 3.3V$

図 7-5. アクティブ電流 (I_{VM}) と電源電圧 (V_{VM}) との関係




A. $V_{CC} = 3.3V$

図 7-6. アクティブ電流 (I_{VM}) と接合部温度 (T_J) との関係




A. $V_{VM} = 5V$

図 7-7. アクティブ電流 (I_{VCC}) と電源電圧 (V_{VCC}) との関係




A. $V_{VM} = 5V$

図 7-8. アクティブ電流 (I_{VCC}) と接合部温度 (T_J) との関係




A. $V_{VM} = V_{VCC}$

図 7-9. ハイサイド $R_{DS(on)}$ と電源電圧との関係




A. $V_{CC} = 3.3V$

図 7-10. ハイサイド $R_{DS(on)}$ と接合部温度 (T_J) との関係



A. $V_{VM} = V_{VCC}$

図 7-11. ローサイド $R_{DS(on)}$ と電源電圧との関係



A. $V_{VCC} = 3.3\text{V}$

図 7-12. ローサイド $R_{DS(on)}$ と接合部温度 (T_J) との関係


8 詳細説明

8.1 概要

DRV8212P は、標準の PWM (IN1/IN2) インターフェイスによって制御される内蔵 H ブリッジ・ドライバです。H ブリッジは、ブラシ付き DC モーターや双安定リレーのような負荷を、双方向で駆動できます。プリント基板の面積と外付け部品を削減するため、このデバイスにはチャージ・ポンプ・レギュレータとそのコンデンサが内蔵されています。モーター (VM) とロジック (VCC) の電源が独立しているため、VCC 電源が安定していれば、VM 電圧が 0V に低下しても、 $R_{DS(on)}$ に大きな影響はなく、UVLO もトリガーされません。nSLEEP ピンによってデバイスはディセーブルされ、低消費電力スリープ・モードに移行します。パッケージの PCB フットプリントは、DRV8837 および DRV8837C と互換です。

システム・フォルトが発生した場合、内蔵の保護機能がデバイスを保護します。主な保護機能は、低電圧誤動作防止 (UVLO)、過電流保護 (OCP)、過熱シャットダウン (TSD) です。

8.2 機能ブロック図



8.3 機能説明

8.3.1 外付け部品

推奨の外付け部品を、表 8-1 に示します。

表 8-1. 推奨の外付け部品

部品	ピン 1	ピン 2	推奨する事項
C _{VM1}	VM	GND	0.1μF、低 ESR セラミック・コンデンサ、VM 定格。
C _{VM2}	VM	GND	セクション 10.1、VM 定格。
C _{VCC}	VCC	GND	0.1μF、低 ESR セラミック・コンデンサ、VM 定格。 DSG パッケージのバリエーションにのみ必要です。

8.3.2 制御モード

DRV8212P は、標準の PWM (IN1/IN2) インターフェイスをサポートしています。入力には DC、またはデューティ・サイクルが 0% から 100% の範囲のパルス幅変調 (PWM) 電圧信号に対応できます。入力がなくても出力が確実に Hi-Z になるように、INx ピンにはデフォルトで内部プルダウン抵抗が接続されています。以下のセクションでは、PWM インターフェイスの真理値表を示します。また、DRV8210P では、ハーフブリッジのハイサイド MOSFET とローサイド MOSFET の切り替え時に、自動的にデッドタイムが生成されます。以下のセクションで説明する H ブリッジの各種状態の呼称と構成を図 8-1 に示します。




図 8-1. H ブリッジの状態

8.3.2.1 PWM 制御

DRV8212P は、DRV8837/C デバイスと同じインターフェイスを実装しており、ピン互換の代替品です。nSLEEP ピンによりスリープ・モードを制御できます。PWM インターフェイスの真理値表を表 8-2 に示します。

表 8-2. PWM 制御

nSLEEP	IN1	IN2	OUT1	OUT2	説明
0	X	X	Hi-Z	Hi-Z	低消費電力スリープ・モード
1	0	0	Hi-Z	Hi-Z	コースト (H ブリッジ Hi-Z)
1	0	1	L	H	逆方向 (OUT2 → OUT1)

表 8-2. PWM 制御 (continued)

nSLEEP	IN1	IN2	OUT1	OUT2	説明
1	1	0	H	L	順方向 (OUT1 → OUT2)
1	1	1	L	L	ブレーキ (ローサイド低速減衰)

8.3.3 保護回路

DRV8212P は、電源低電圧、出力過電流、デバイス過熱イベントから完全に保護されています。

8.3.3.1 電源の低電圧誤動作防止 (UVLO)

VCC 電源電圧が低電圧誤動作防止スレッシュホールド電圧 (V_{UVLO}) を下回ると、H ブリッジのすべての MOSFET がディセーブルになります。この状況では、チャージ・ポンプおよびデバイス・ロジックもディセーブルになります。VCC が V_{UVLO} スレッシュホールドを上回ると、通常動作が再開されます。VM ピンには UVLO がないので、VCC レールが安定している限り、VM が 0V に低下しても問題ありません。デバイスが UVLO に移行する条件を表 8-3 に示します。

表 8-3. UVLO の応答条件

V_{VM}	V_{VCC}	デバイスの応答
0V から VM_{MAX}	< 1.65V	UVLO
0V から VM_{MAX}	> 1.65 V	通常動作

8.3.3.2 OUT_x 過電流保護 (OCP)

各 MOSFET のアナログ電流制限回路により、出力端子短絡時にもデバイスのピーク出力電流を制限できます。出力電流が、過電流グリッチ除去時間 t_{OCP} より長い時間にわたって、過電流スレッシュホールド I_{OCP} を上回ると、H ブリッジのすべての MOSFET がディセーブルになります。 t_{RETRY} の経過後、IN1 ピンと IN2 ピンの状態に応じて MOSFET が再イネーブルされます。過電流状態がまだ解消していない場合、このサイクルを繰り返します。解消している場合、通常のデバイス動作を再開します。

8.3.3.3 過熱検出保護 (TSD)

ダイの温度が過熱限界値の T_{TSD} を超えると、H ブリッジのすべての MOSFET がディセーブルになります。過熱状態が解消し、ダイの温度が T_{TSD} スレッシュホールドを下回ると、通常動作を再開します。

8.3.4 ピン構成図

8.3.4.1 ロジックレベル入力

ロジックレベル入力ピン nSLEEP、IN1、IN2 の入力構造を図 8-2 に示します。




図 8-2. ロジックレベル入力

8.4 デバイスの機能モード

DRV8212P は、システムの入力および条件に応じて複数のモードで動作します。

8.4.1 アクティブ・モード

このモードでは、H ブリッジ、チャージ・ポンプ、内部論理回路がアクティブになり、本デバイスはいつでも入力を受信できます。低消費電力のスリープ・モードやフォルト・モードに移行すると、デバイスはアクティブ・モードを終了します。スリープ・モードを終了するとき、デバイスをイネーブルするためには、nSLEEP を t_{WAKE} より長い時間 HIGH に保持する必要があります。

8.4.2 低消費電力スリープ・モード

DRV8212P は低消費電力のスリープ・モードをサポートしているため、ドライバがアクティブでないとき VM および VCC からの消費電流を低減できます。低消費電力スリープ・モードでは、デバイスは I_{VCCQ} と I_{VMQ} で表される最小限の電流を消費します。nSLEEP ピンがロジック Low になると、デバイスはスリープ・モードに移行します。nSLEEP ピンには内部

プルダウン抵抗があるので、nSLEEP ピンがフローティングの場合、デバイスはスリープ・モードに移行します。nSLEEP ピンがロジック High のとき、デバイスはアクティブ・モードに戻ります。

8.4.3 フォルト・モード

DRV8212P は、フォルトが発生するとフォルト・モードに移行します。これにより、デバイスと出力負荷が保護されます。フォルト・モードでのデバイスの動作は、[セクション 8.3.3](#) に示すようにフォルト条件によって異なります。復帰条件を満たすと、本デバイスはフォルト・モードからアクティブ・モードに戻ります。フォルト条件、応答、および復帰の概要を [表 8-4](#) に示します。

表 8-4. フォルト条件の概要

フォルト	条件	H ブリッジ	復帰
低電圧誤動作防止 (UVLO)	$V_{CC} < V_{UVLO,VCC}$ の立ち下がり	無効	$V_{CC} > V_{UVLO,VCC}$ の立ち上がり
過電流 (OCP)	$I_{OUT} > I_{OCP}$	ディセーブル	t_{RETRY}
サーマル・シャットダウン (TSD)	$T_J > T_{TSD}$	ディセーブル	$T_J < T_{TSD} - T_{HYS}$

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

このセクションのアプリケーション例は、DRV8212P の使用方法を紹介するためのものです。

9.2 代表的なアプリケーション

9.2.1 フルブリッジ駆動

DRV8212P の標準的なアプリケーションは、出力をフルブリッジまたは H ブリッジ構成として使用し、ブラシ付き DC モーターまたはシングルコイルの双安定ラッチリレーを双方向 (順方向および逆方向) で駆動します。モーターを駆動する回路の例を図 9-1 に、ラッチリレーを駆動する回路の例を図 9-2 に示します。




図 9-1. PWM インターフェイスによるモーター駆動アプリケーション




図 9-2. PWM インターフェイスによるリレー駆動アプリケーション

9.2.1.1 設計要件

一般的な使用事例で必要なパラメータを表 9-1 に示します。

表 9-1. システム設計要件

設計パラメータ	略号	値の例
モーター電源電圧	V_M	11V
ロジック電源電圧	V_{CC}	3.3V
ターゲット・モーター RMS 電流	I_{motor}	300mA
ターゲット・リレー電流	I_{relay}	50mA

9.2.1.2 詳細な設計手順

9.2.1.2.1 電源電圧

適切な供給電圧は、負荷 (モーター、ソレノイド、リレーなど) の定格によって異なります。ブラシ付き DC モーターの場合、電源電圧は RPM の目標値に影響を与えます。電圧がより高ければ、パワー FET に印加されている PWM デューティ・サイクルは同じままで、ブラシ付き DC モーターをより高速に回転させることができます。また、電圧が高いと、モーター、ソレノイド、リレーの巻線を通る電流の変化率も大きくなります。

9.2.1.2.2 制御インターフェイス

セクション 8.3.2.1 に、PWM 制御インターフェイスを示します。DRV8212P は、DRV8837 および DRV8837C の PCB フットプリントとピン互換です。PWM インターフェイスを使用したモーター駆動の波形の例を図 9-3 と図 9-4 に示します。

PWM インターフェイスを使用した単一コイル・リレーの駆動波形の例を図 9-5 と図 9-6 に示します。これらの図に示すように、リレーは FORWARD/REVERSE 状態と、BRAKE/COAST 状態の間で駆動できます。

9.2.1.2.3 低消費電力動作


低消費電力スリープ・モードの開始方法については、[セクション 8.4.2](#) で説明しています。スリープ・モードに移行するときは、すべての入力をロジック Low に設定して、システムの電力を最小化することを推奨します。

9.2.1.3 アプリケーション曲線




A. チャンネル 1 = IN1 チャンネル 2 = IN2 チャンネル 3 = OUT1
チャンネル 4 = OUT2

図 9-3. デューティ・サイクル 50% でのモーターの PWM 駆動、INx と OUTx の電圧




A. チャンネル 1 = IN1 チャンネル 2 = モーター
チャンネル 3 = OUT1
チャンネル 4 = OUT2
チャンネル 5 = モーター電流

図 9-4. デューティ・サイクル 50% でのモーターの PWM 駆動、信号とモーター電流



A. チャンネル 1 = IN1 チャンネル 2 = IN2 チャンネル 3 = V_{OUT1}
チャンネル 4 = V_{OUT2} チャンネル 6 = リレー・
チャンネル 7 = リレー・
スイッチ コイル電流

図 9-5. 単一コイルのラッチリレーによる PWM 駆動、
駆動プロファイル FORWARD → COAST →
REVERSE → COAST



A. チャンネル 1 = IN1 チャンネル 2 = IN2 チャンネル 3 = V_{OUT1}
チャンネル 4 = V_{OUT2} チャンネル 6 = リレー・
チャンネル 7 = リレー・
スイッチ コイル電流

図 9-6. 単一コイルのラッチリレーによる PWM 駆動、
駆動プロファイル FORWARD → BRAKE →
REVERSE → BRAKE

9.2.2 デュアルコイル・リレーの駆動

PWM インターフェイスは、デュアルコイルのラッチ・リレーを駆動するためにも使用できます。回路図の例を、[図 9-7](#) に示します。




図 9-7. デュアルコイル・リレーの駆動

9.2.2.1 設計要件

デュアルコイル・リレー・アプリケーションの要件の例を [表 9-2](#) に示します。

表 9-2. システム設計要件

設計パラメータ	略号	値の例
モーター電源電圧	V_M	6V
ロジック電源電圧	V_{CC}	3.3V
リレー電流	I_{OUT1} , I_{OUT2}	100ms にわたって 500mA のパルス

9.2.2.2 詳細な設計手順

9.2.2.2.1 電源電圧

適切な電源電圧は、負荷の定格によって異なります。

9.2.2.2.2 制御インターフェイス

PWM インターフェイスは、デュアルコイル・リレーの駆動に使用できます。[セクション 8.3.2.1](#) に、PWM 制御インターフェイスを示します。PWM インターフェイスを使用したデュアルコイル・リレー駆動の回路図とタイミング図を、[図 9-8](#) と [図 9-9](#) に示します。




図 9-8. OUTx H ブリッジで駆動するデュアルコイル・リレーの回路図




図 9-9. PWM インターフェイスを使用したデュアルコイル・リレーの駆動タイミング図

PWM インターフェイスの真理値表を [表 9-3](#) に示します。この表の説明は、入力と出力の状態によってデュアルコイル・リレーを駆動する方法を反映しています。Coil1 が駆動されるとき (OUT1 電圧が GND のとき)、OUT2 の電圧は VM になります。リレーのセンター・タップも VM なので、電流は Coil2 を流れません。Coil2 が駆動される場合も同様で、Coil1 は VM に短絡します。ハイサイド FET のボディ・ダイオードはフリーホイール・ダイオードとして機能するため、追加の外部ダイオードは不要です。このアプリケーションのオシロスコープのパターンを、[図 9-10](#) に示します。

表 9-3. デュアルコイル・リレー駆動用の PWM 制御表

IN1	IN2	OUT1	OUT2	説明
0	0	Hi-Z	Hi-Z	出力ディセーブル (H ブリッジ Hi-Z)
0	1	L	H	Coil1 の駆動
1	0	H	L	Coil2 の駆動
1	1	L	L	Coil1 と Coil2 の駆動 (デュアルコイル・ラッチ・リレーでは無効な状態)

9.2.2.2.3 低消費電力動作

低消費電力スリープ・モードの開始方法については、[セクション 8.4.2](#) で説明しています。スリープ・モードに移行するときは、すべての入力をロジック Low に設定して、システムの電力を最小化することを推奨します。

OUTx ピンからのリーク電流を最小限に抑えるために (特にバッテリー駆動のアプリケーションで)、OUTx から GND に負荷を接続してください。前のセクションで示したように、OUTx から VM に負荷を接続することも可能ですが、負荷がディセーブルされたときに OUTx へ多少のリーク電流が発生することがあります。




図 9-11. 電流センス・アンプの例

9.2.3.1 設計要件

電流センス・アプリケーションの要件の例を 表 9-4 に示します。

表 9-4. システム設計要件

設計パラメータ	略号	値の例
モーター電源電圧	V_M	6V
ロジック電源電圧	V_{CC}	3.3V
R_{SENSE} の両端間の最大電圧	V_{SENSE}	150mV
モーター RMS 電流	I_{OUT1} 、 I_{OUT2}	500mA
モーターのストール電流	$I_{OUT1, stall}$ 、 $I_{OUT2, stall}$	1A

9.2.3.2 詳細な設計手順

9.2.3.2.1 シャント抵抗の決定

INx ピンの絶対最大定格は、シャント抵抗の両端の最大電圧を設定するものです。INx ピンの信号が Low で基板グランドを基準とした場合、INx ピンは GND ピンの電圧を基準とした負の電圧になります。これにより、最大センス電圧 / GND ピン電圧が 0.5V に設定されます。相対ピン電圧を 図 9-12 に示します。




図 9-12. 電流センス抵抗を使用する基板グランドを基準としたピン電圧

この例では、最大 V_{SENSE} として 150mV を使用します。これは 0.5V 未満で、安全や誤差の余裕があります。モーターに流れる最大電流はストール電流、この例では 1A です。この情報から、検出抵抗 R_{SENSE} は次の式で計算できます。

$$R_{SENSE} = V_{SENSE} / I_{STALL} = 0.15 / 1 = 0.15\Omega \quad (1)$$

デバイスの GND ピンの電圧は、検出抵抗を流れる電流によって変化するため、設計者はロジック・ピンが V_{IL} と V_{IH} のパラメータを満たし、電源電圧が常に V_{UVLO} より高く維持されることを確認する必要があります。

9.3 電流能力と熱性能

ドライバの出力電流および消費電力能力は、PCB の設計と外部システムの条件に大きく依存します。ここでは、これらの値を計算するための指針を提示します。

9.3.1 消費電力および出力電流特性

本デバイスの総消費電力は、静止消費電流 (P_{VM} および P_{VCC})、パワー MOSFET のスイッチング損失 (P_{SW})、およびパワー MOSFET の $R_{DS(on)}$ (伝導) 損失 (P_{RDS}) の 3 つの主要な成分に分けられます。それ以外の要素が消費電力の増加に影響することもあります。この 3 つの主要な要素に比べると通常わずかです。

$$P_{TOT} = P_{VM} + P_{VCC} + P_{SW} + P_{RDS} \quad (2)$$

P_{VM} は、公称モーター電源電圧 (V_{VM}) と、 I_{VM} アクティブ・モード電流の仕様から計算できます。 P_{VCC} は、公称ロジック電源電圧 (V_{VCC}) と I_{VCC} アクティブ・モード電流の仕様から計算できます。 $V_{VCC} < V_{VM}$ の場合、DRV8212 は VCC ピンではなく VM ピンからアクティブ電流を消費します。この動作条件で、 I_{VCC} は通常 500nA 未満です。

$$P_{VM} = V_{VM} \times I_{VM} \quad (3)$$

$$P_{VM} = 30\text{mW} = 5\text{V} \times 6\text{mA} \quad (4)$$

$$P_{VCC} = V_{VCC} \times I_{VCC} \quad (5)$$

$$P_{VCC} = 0.693\text{mW} = 3.3\text{V} \times 0.21\text{mA} \quad (6)$$

P_{SW} は、公称モーター電源電圧 (V_{VM})、平均出力電流 (I_{RMS})、スイッチング周波数 (f_{PWM})、デバイス出力立ち上がり (t_{RISE}) および立ち下がり (t_{FALL}) 時間の仕様から計算できます。

$$P_{SW} = P_{SW_RISE} + P_{SW_FALL} \quad (7)$$

$$P_{SW_RISE} = 0.5 \times V_{VM} \times I_{RMS} \times t_{RISE} \times f_{PWM} \quad (8)$$

$$P_{SW_FALL} = 0.5 \times V_{VM} \times I_{RMS} \times t_{FALL} \times f_{PWM} \quad (9)$$

$$P_{SW_RISE} = 3.75\text{mW} = 0.5 \times 5\text{V} \times 0.5\text{A} \times 150\text{ns} \times 20\text{kHz} \quad (10)$$

$$P_{SW_FALL} = 3.75\text{mW} = 0.5 \times 5\text{V} \times 0.5\text{A} \times 150\text{ns} \times 20\text{kHz} \quad (11)$$

$$P_{SW} = 7.5\text{mW} = 3.75\text{mW} + 3.75\text{mW} \quad (12)$$

P_{RDS} は、デバイスの $R_{DS(on)}$ と平均出力電流 (I_{RMS}) から計算できます。

$$P_{RDS} = I_{RMS}^2 \times (R_{DS(ON)_HS} + R_{DS(ON)_LS}) \quad (13)$$

$R_{DS(ON)}$ はデバイス温度と強い相関があります。デバイスの接合部温度を 85°C と仮定すると、正規化した温度データに基づき、 $R_{DS(on)}$ は約 1.5 倍に増大する可能性があります。下の計算は、このデレレーティング係数を示しています。または、[セクション 7.6](#) セクションには $R_{DS(on)}$ が温度に応じてどのように変化するかを示す曲線が記されています。

$$P_{RDS} = 420\text{mW} = (1\text{A})^2 \times (140\text{m}\Omega \times 1.5 + 140\text{m}\Omega \times 1.5) \quad (14)$$

上記の計算例に基づき、以下の式でデバイスの予想される消費電力の合計を計算します。

$$P_{TOT} = P_{VM} + P_{VCC} + P_{SW} + P_{RDS} \quad (15)$$

$$P_{TOT} = 458\text{mW} = 30\text{mW} + 0.693\text{mW} + 7.5\text{mW} + 420\text{mW} \quad (16)$$

デバイス接合部温度は、 P_{TOT} 、デバイス周囲温度 (T_A)、パッケージ熱抵抗 ($R_{\theta JA}$) を使って推定できます。 $R_{\theta JA}$ の値は、PCB 設計と、デバイス周りの銅のヒートシンクに大きく依存します。[セクション 9.3.2](#) に、この依存関係を詳細に説明します。

$$T_J = (P_{TOT} \times R_{\theta JA}) + T_A \quad (17)$$

$$T_J = 121^\circ\text{C} = (0.458\text{W} \times 77.9^\circ\text{C/W}) + 85^\circ\text{C} \quad (18)$$

デバイスの接合部温度は、システムのすべての動作条件について、絶対最大定格より低く維持する必要があります。このセクションの計算では、接合部温度の妥当な推定値を示します。ただし、システム動作中の温度測定に基づくその他の方法は、より現実的で信頼性の高いものになります。モーター・ドライバの定格電流と消費電力の詳細については、「[セクション 9.3.2](#)」および「[セクション 12.1.1](#)」を参照してください。

9.3.2 熱性能

データシートに規定する接合部から周囲への熱抵抗 $R_{\theta JA}$ は、おもに各種ドライバの比較または熱性能の概算に役立ちます。しかし、実際のシステム性能は、PCB 層構成 (スタックアップ)、配線、ビア数、サーマル・パッド周りの銅面積に応じて、この値よりも良くなったり、悪くなったりします。ドライバが特定の電流を駆動する時間の長さもまた、消費電力や熱性能に影響を与えます。ここでは、定常状態および過渡熱条件での設計方法について考察します。

このセクションのデータは、次の基準を使用してシミュレーションしたものです。

- 2層 PCB、標準 FR4、1oz (35 μm 銅箔厚) または 2oz 銅箔厚。サーマル・ビアはサーマル・パッドの下にのみ配置 (2 個のビア、1.2mm 間隔、0.3mm 直径、0.025mm 銅メッキ)。
 - 上層: DRV8212P WSON パッケージ・フットプリントおよび銅プレーン・ヒートシンク。シミュレーションでは、上層の銅領域が変化しています。
 - 下層: DRV8212P 用にサーマル・パッドの下でビアを介して熱的に接続されたグラウンド・プレーン。下層の銅領域は、上部の銅領域によって異なります。
- 4層 PCB、標準 FR4。外側のプレーンは 1oz (35 μm 銅箔厚) または 2oz 銅箔厚。内側のプレーンは 1oz で一定。サーマル・ビアはサーマル・パッドの下にのみ配置 (2 個のビア、1.2mm 間隔、0.3mm 直径、0.025mm 銅メッキ)。
 - 上層: DRV8212P WSON パッケージ・フットプリントおよび銅プレーン・ヒートシンク。シミュレーションでは、上層の銅領域が変化しています。
 - 中間層 1: DRV8212P サーマル・パッドにビアを介して熱的に接続された GND プレーン。グラウンド・プレーンの領域は 74.2mm x 74.2mm です。
 - 中間層 2: 電源プレーン、熱的接続なし。電源プレーンの領域は 74.2mm x 74.2mm です。
 - 下層: DRV8212P の下に小さな銅パッドを設け、上層および内部 GND プレーンから打ったビアで熱的に接続した信号層。下層のサーマル・パッドはパッケージと同じサイズ (2 mm x 2 mm)。上層の銅プレーンが変化しても、下層のパッドのサイズは一定。

HTSSOP パッケージについてシミュレーションした基板の例を [図 9-13](#) に示します。[表 9-5](#) に、各シミュレーションで変化させた基板の寸法を示します。




図 9-13. WSON PCB モデルの上層

表 9-5. 16 ピン PWP パッケージの寸法 A

銅 (Cu) 面積 (mm ²)	寸法 A (mm)
2	15.11
4	20.98
8	29.27
16	40.99

9.3.2.1 定常状態熱性能

「定常状態条件」とは、モーター・ドライバが長時間にわたって一定の RMS 電流で動作することを指します。このセクションの図は、銅面積、銅厚、PCB 層数に応じた $R_{\theta JA}$ と Ψ_{JB} (接合部から基板への熱特性) の変化を示しています。銅面積が大きく、層数が多く、銅プレーンが厚いほど、 $R_{\theta JA}$ と Ψ_{JB} は小さくなり、PCB レイアウトの熱性能が高くなることを示しています。




図 9-14. WSON、PCB の接合部から周囲への熱抵抗と銅面積との関係




図 9-15. WSON、接合部から基板への特徴パラメータと銅面積との関係

9.3.2.2 過渡熱性能

モーター・ドライバには、さまざまな過渡状況が発生し、短時間に大きな電流が流れる可能性があります。たとえば、次のとおりです。

- ローターが最初に静止しているときのモーター起動。
- 電源またはグランドがモーターの出力のいずれかに短絡し、過電流保護がトリガされるフォルト条件。
- モーターまたはソレノイドが短時間駆動された後、解放される。

このような過渡条件では、銅の面積や厚さに加えて、駆動時間も熱性能に影響を与えます。過渡条件の場合、熱インピーダンス ($Z_{\theta JA}$) パラメータは、接合部から周囲への熱性能を示します。このセクションの図は、WSON パッケージ用の 1oz および 2oz の銅のレイアウトをシミュレートしたものです。これらのグラフは、短い電流パルスで熱性能が高くなることを示しています。駆動時間が短い場合、本デバイスのダイのサイズとパッケージが熱性能を決定します。より長い駆動パルスの場合、基板レイアウトが熱性能により大きな影響を与えます。どちらのグラフの熱インピーダンス曲線も、駆動パルス期間が長くなるに従って層数と銅面積に応じた差が観測されることを示しています。パルスが長い場合、定常状態の性能とみなすことができます。




図 9-16. WSON パッケージと 1oz 銅レイアウトでの、接合部から周囲への熱インピーダンス




図 9-17. WSON パッケージと 2oz 銅レイアウトでの、接合部から周囲への熱インピーダンス

10 電源に関する推奨事項

10.1 バルク容量

適切なローカル・バルク容量の確保は、モーター・ドライブ・システムの設計において重要な要素です。バルク容量を増やすと、一般にメリットがありますが、コストの増大と大型化というデメリットも伴います。

必要なローカル・バルク容量値は、次のようなさまざまな要素で決まります。

- モーターまたは負荷が必要とする最大電流
- 電源容量と電流供給能力
- 電源とモーター・システム間の寄生インダクタンスの大きさ
- 許容されるシステムの電圧リップル
- モーターのブレーキ方式 (該当する場合)

電源とモーター・ドライブ・システム間のインダクタンスにより、電源からの電流の変化する速度が制限されます。ローカル・バルク容量が小さすぎると、モーターに大電流を供給しようとする場合、または負荷ダンブが発生した場合、システムの電圧が変動します。十分なバルク容量を備えることで、モーターの電圧は安定し、大電流を素早く供給できます。

データシートには一般に、推奨最小値が記載されていますが、バルク・コンデンサの容量が適切かどうかを判断するには、システム・レベルのテストが必要です。




図 10-1. システム電源の寄生成分の例

11 レイアウト

11.1 レイアウトのガイドライン

DRV8212P デバイスにはパワー MOSFET が内蔵されており、大電流を駆動できるため、レイアウト設計と外部部品の配置には細心の注意を払う必要があります。設計とレイアウトに関する指針は以下のとおりです。レイアウトに関する推奨事項の詳細については、『モータードライバの基板レイアウトのベスト・プラクティス』(英語)をご覧ください。

- VM と GND 間および VCC と GND 間のバイパス・コンデンサには、低 ESR のセラミック・コンデンサを使用する必要があります。X5R および X7R タイプを推奨します。
- ループ・インダクタンスを最小限に抑えるため、VM と VCC の電源コンデンサは、デバイスにできるだけ近く配置する必要があります。
- VM 電源バルク・コンデンサはセラミックまたは電解タイプとすることができますが、やはりループ・インダクタンスを最小限に抑えるため、デバイスにできるだけ近付けて配置する必要があります。
- VM、OUT1、OUT2、GND は電源から出力へ大電流を供給し、グラウンドに戻します。これらのトレースには、実現可能であれば、太い金属配線を使用する必要があります。
- GND は、PCB のグラウンド・プレーンに直接接続する必要があります。
- PCB のヒートシンクを最大限に確保するため、本デバイスのサーマル・パッドは、PCB 上層のグラウンド・プレーン (と、利用可能な場合、サーマル・ビアを介して内部グラウンド・プレーン) に取り付ける必要があります。
- 最適なヒートシンクを実現するために、サーマル・パッドを取り付ける銅プレーンの面積はできるだけ大きくする必要があります。

11.2 レイアウト例




図 11-1. 簡略化されたレイアウト例

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントのサポート

12.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[モーター・ドライバ消費電力の計算](#)』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『[PowerPAD™ の簡単な使用法](#)』アプリケーション・レポート
- テキサス・インスツルメンツ、『[熱特性強化型パッケージ PowerPAD™](#)』アプリケーション・レポート
- テキサス・インスツルメンツ、『[モーター・ドライバ電流定格の説明](#)』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『[モータ・ドライバの基板レイアウトのベスト・プラクティス](#)』アプリケーション・レポート

12.2 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on [ti.com](https://www.ti.com). Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

12.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

12.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

12.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

12.6 Glossary

TI Glossary

This glossary lists and explains terms, acronyms, and definitions.

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DRV8212PDSGR	ACTIVE	WSON	DSG	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	212P	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW

DSG 8

WSON - 0.8 mm max height

2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A

DSG0008A




PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



ALTERNATIVE TERMINAL SHAPE TYPICAL



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4218900/E 08/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023, Texas Instruments Incorporated