

# DS25CP102

*DS25CP102 3.125 Gbps 2X2 LVDS Crosspoint Switch with Transmit  
Pre-Emphasis and Receive Equalization*



Literature Number: JAJ5AR5

## DS25CP102

### 送信プリエンファシス / 受信イコライジング内蔵 3.125Gbps 2 × 2 LVDS クロスポイント・スイッチ

#### 概要

DS25CP102 は、高損失の FR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルーティングおよびスイッチングに最適な 3.125Gbps の 2 × 2 LVDS クロスポイント・スイッチです。完全な差動信号経路は非常に優れた信号品質と高いノイズ耐性を発揮します。ノン・ブロッキング・アーキテクチャ方式により、任意の入力から任意の出力 (単出力または複数の出力) パスへの接続が可能です。

DS25CP102 では 2 段階 (オフとオン) の送信プリエンファシス (PE)、および 2 段階 (オフとオン) の受信イコライジング (EQ) が可能です。

入力コモンモード電圧範囲が広いため、スイッチとして LVDS、CML、LVPECL レベルの信号を入力できます。出力レベルは LVDS 規格に準拠しています。パッケージが非常に小型のため、基板上的実装面積が非常に小さく、ピン配列はフロースルー設計で、基板のレイアウトが容易です。差動入力ピンと差動出力ピンはそれぞれ内蔵の 100 Ω 抵抗により終端してあるため、デバイスの挿入損失とリターン・ロスが小さく、部品数が少なく、基板実装面積がさらに小さくなります。


#### 特長

- DC ~ 3.125Gbps まで、低ジッタ、低スキュー、低消費電力
- ピン設定可能、完全差動回路、ノン・ブロッキング・アーキテクチャ方式
- ピン選択可能な送信プリエンファシスと受信イコライジングによるデータ依存ジッタの排除
- 入力コモンモードの電圧範囲が広いため、CML および LVPECL ドライバとの DC 結合が可能
- 入力と出力は内蔵の 100 Ω 抵抗により終端してあるため、挿入損失およびリターン・ロスの最小化と、部品数および基板上的専有面積の低減を実現
- LVDS I/O ピンの ESD 耐圧は 8kV で、隣接する部品を保護
- 小型の 4mm × 4mm LLP-16 省スペース・パッケージ

#### アプリケーション

- ハイスピードを要求するアプリケーション
- クロックとデータのバッファリングおよびマルチプレクシング
- OC-48/STM-16
- SD/HD/3GHD SDI ルータ


#### 代表的なアプリケーション




注文用コード

NSID	機能	使用可能なイコライジング・レベル	使用可能なプリエンファシス・レベル
DS25CP102TSQ	クロスポイント・スイッチ	オフ/オン	オフ/オン

ブロック図



ピン配置図



ピン説明

ピン名称	ピン番号	I/O、タイプ	機能
IN0 +、IN0 -、 IN1 +、IN1 -	1、2、 3、4	I、LVDS	反転および非反転高速 LVDS 入力ピンです。
OUT0 +、OUT0 -、 OUT1 +、OUT1 -	12、11、 10、9	O、LVDS	反転および非反転高速 LVDS 出力ピンです。
SEL0、SEL1	7、8	I、LVCMOS	スイッチ設定ピンです。このピンには 20kΩ のプルダウン抵抗が接続されています。
EN0、EN1	14、13	I、LVCMOS	出力イネーブル・ピンです。このピンには 20kΩ のプルダウン抵抗が接続されています。
PE	15	I、LVCMOS	送信プリエンファシス選択ピンです。このピンには 20kΩ のプルダウン抵抗が接続されています。
EQ	6	I、LVCMOS	受信イコライジング選択ピンです。このピンには 20kΩ のプルダウン抵抗が接続されています。
VDD	16	電源	電源ピンです。
GND	5、DAP	電源	グラウンド・ピンおよびダイ・アタッチ・パッド (DAP) のグラウンドです。

**絶対最大定格** (Note 4)

本データシートには軍用・航空宇宙用の規格は記載されていません。  
関連する電氣的信頼性試験方法の規格を参照ください。

電源電圧	- 0.3V ~ + 4V
LVCMOS 入力電圧	- 0.3V ~ (V <sub>CC</sub> + 0.3V)
LVDS 入力電圧	- 0.3V ~ + 4V
LVDS 差動入力電圧	0V ~ 1.0V
LVDS 出力電圧	- 0.3V ~ (V <sub>CC</sub> + 0.3V)
LVDS 差動出力電圧	0V ~ 1.0V
LVDS 出力短絡電流継続許容時間	5ms
最大接合部温度	+ 150 °C
保存温度範囲	- 65 °C ~ + 150 °C
許容リード温度	
ハンダ付け (4 秒)	+ 260 °C
最大パッケージ許容損失 (+ 25 °C時)	
SQA パッケージ	2.99W
SQA パッケージの ディレーティング	23.9mW/°C (+ 25 °C以上の時)

パッケージ熱抵抗

$\theta_{JA}$	+ 41.8 °C /W
$\theta_{JC}$	+ 6.9 °C /W

ESD 耐圧

人体モデル (Note 1)	≥ 8kV
マシン・モデル (Note 2)	≥ 250V
CDM (Note 2)	≥ 1,250V

**Note 1:** 人体モデル、適用規格 JESD22-A114C**Note 2:** マシン・モデル、適用規格 JESD22-A115-A**Note 3:** 電場誘起帯電試験モデル、適用規格 JESD22-C101-C**推奨動作条件**

	最小値	代表値	最大値	単位
最大電源電圧 (V <sub>CC</sub> )	3.0	3.3	3.6	V
レシーバ差動入力電圧 (V <sub>ID</sub> )	0		1	V
動作温度範囲 (T <sub>A</sub> )	- 40	+ 25	+ 85	°C

**DC 電氣的特性** (Note 5、6、7)

特記のない限り、推奨動作条件の電源電圧と動作周囲温度を対象。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>LVCMOS DC SPECIFICATIONS</b>						
V <sub>IH</sub>	High Level Input Voltage		2.0		V <sub>CC</sub>	V
V <sub>IL</sub>	Low Level Input Voltage		GND		0.8	V
I <sub>IH</sub>	High Level Input Current	V <sub>IN</sub> = 3.6V V <sub>CC</sub> = 3.6V	40	175	250	μA
I <sub>IL</sub>	Low Level Input Current	V <sub>IN</sub> = GND V <sub>CC</sub> = 3.6V		0	±10	μA
V <sub>CL</sub>	Input Clamp Voltage	I <sub>CL</sub> = -18 mA, V <sub>CC</sub> = 0V		-0.9	-1.5	V
<b>LVDS INPUT DC SPECIFICATIONS</b>						
V <sub>ID</sub>	Input Differential Voltage		0		1	V
V <sub>TH</sub>	Differential Input High Threshold	V <sub>CM</sub> = +0.05V or V <sub>CC</sub> -0.05V		0	+100	mV
V <sub>TL</sub>	Differential Input Low Threshold		-100	0		mV
V <sub>CMR</sub>	Common Mode Voltage Range	V <sub>ID</sub> = 100 mV	0.05		V <sub>CC</sub> - 0.05	V
I <sub>IN</sub>	Input Current	V <sub>IN</sub> = +3.6V or 0V V <sub>CC</sub> = 3.6V or 0V		±1	±10	μA
C <sub>IN</sub>	Input Capacitance	Any LVDS Input Pin to GND		1.7		pF
R <sub>IN</sub>	Input Termination Resistor	Between IN+ and IN-		100		Ω

**DC 電気的特性** (Note 5、6、7) (つづき)

特記のない限り、推奨動作条件の電源電圧と動作周囲温度を対象。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>LVDS OUTPUT DC SPECIFICATIONS</b>						
$V_{OD}$	Differential Output Voltage	$R_L = 100\Omega$	250	350	450	mV
$\Delta V_{OD}$	Change in Magnitude of $V_{OD}$ for Complimentary Output States		-35		35	mV
$V_{OS}$	Offset Voltage	$R_L = 100\Omega$	1.05	1.2	1.375	V
$\Delta V_{OS}$	Change in Magnitude of $V_{OS}$ for Complimentary Output States		-35		35	mV
$I_{OS}$	Output Short Circuit Current (Note 8)	OUT to GND		-35	-55	mA
		OUT to $V_{CC}$		7	55	mA
$C_{OUT}$	Output Capacitance	Any LVDS Output Pin to GND		1.2		pF
$R_{OUT}$	Output Termination Resistor	Between OUT+ and OUT-		100		$\Omega$
<b>SUPPLY CURRENT</b>						
$I_{CC}$	Supply Current	PE = OFF, EQ = OFF		77	90	mA
$I_{CCZ}$	Supply Current with Outputs Disabled	EN0 = EN1 = 0		23	29	mA

**Note 4:** 絶対最大定格は、IC に破壊が発生したり、使用不能になったり、信頼性や性能が低下する可能性のあるリミット値を示します。これは、絶対最大定格において、または推奨動作条件に示されている動作条件を越える条件でこのデバイスが有効に機能することや品質が劣化しないことは意味していません。推奨動作条件とは、このデバイスが有効に機能する条件を示しており、これらを超えた条件ではこのデバイスを使用しないように注意してください。

**Note 5:** 電気的特性の表は、推奨動作条件で使用した場合に保証される特性を示しています。ただし、電気的特性や注記で特に変更または指定してある場合はその限りではありません。代表値は推定値であり、この値を保証しているものではありません。

**Note 6:** デバイスのピンに流れ込む電流を正と定義しています。デバイスのピンから流れ出す電流を負と定義しています。 $V_{OD}$ 、 $\Delta V_{OD}$  以外の電圧はすべてグラウンドを基準としています。

**Note 7:** 代表値は、 $V_{CC} = +3.3V$ 、 $T_A = +25^\circ C$ で、製品の特性を評価した時点における推奨動作条件下での最も可能性のあるパラメータの基準値を表しており、保証値ではありません。

**Note 8:** 出力短絡電流 ( $I_{OS}$ ) は大きさのみを表し、マイナス符号は電流の流れる方向のみを表しています。

**AC 電気的特性** (Note 11)

特記のない限り、推奨動作条件の電源電圧と動作周囲温度を対象。(Note 9、10)

Symbol	Parameter	Conditions	Min	Typ	Max	Units	
<b>LVDS OUTPUT AC SPECIFICATIONS</b>							
$t_{PLHD}$	Differential Propagation Delay Low to High	$R_L = 100\Omega$		365	500	ps	
$t_{PHLD}$	Differential Propagation Delay High to Low			345	500	ps	
$t_{SKD1}$	Pulse Skew $ t_{PLHD} - t_{PHLD} $ (Note 12)			20	55	ps	
$t_{SKD2}$	Channel to Channel Skew (Note 13)			12	25	ps	
$t_{SKD3}$	Part to Part Skew, (Note 14)			50	150	ps	
$t_{LHT}$	Rise Time	$R_L = 100\Omega$		65	120	ps	
$t_{HLT}$	Fall Time			65	120	ps	
$t_{ON}$	Output Enable Time	ENn = LH to output active		7	20	$\mu$ s	
$t_{OFF}$	Output Disable Time	ENn = HL to output inactive		5	12	ns	
$t_{SEL}$	Select Time	SELn LH or HL to output		3.5	12	ns	
<b>JITTER PERFORMANCE WITH EQ = Off, PE = Off (Figure 5)</b>							
$t_{RJ1}$	Random Jitter (RMS Value)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V Clock (RZ)	2.5 Gbps		0.5	1	ps
$t_{RJ2}$	No Test Channels (Note 15)		3.125 Gbps		0.5	1	ps
$t_{DJ1}$	Deterministic Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V K28.5 (NRZ)	2.5 Gbps		6	22	ps
$t_{DJ2}$	No Test Channels (Note 16)		3.125 Gbps		6	22	ps
$t_{TJ1}$	Total Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V PRBS-23 (NRZ)	2.5 Gbps		0.03	0.08	UI <sub>p-p</sub>
$t_{TJ2}$	No Test Channels (Note 17)		3.125 Gbps		0.05	0.11	UI <sub>p-p</sub>
<b>JITTER PERFORMANCE WITH EQ = Off, PE = On ((Notes 6, 9) )</b>							
$t_{RJ1B}$	Random Jitter (RMS Value)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V Clock (RZ)	2.5 Gbps		0.5	1	ps
$t_{RJ2B}$	Test Channel B (Note 15)		3.125 Gbps		0.5	1	ps
$t_{DJ1B}$	Deterministic Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V K28.5 (NRZ)	2.5 Gbps		3	12	ps
$t_{DJ2B}$	Test Channel B (Note 16)		3.125 Gbps		3	12	ps
$t_{TJ1B}$	Total Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V PRBS-23 (NRZ)	2.5 Gbps		0.03	0.06	UI <sub>p-p</sub>
$t_{TJ2B}$	Test Channel B (Note 17)		3.125 Gbps		0.04	0.09	UI <sub>p-p</sub>
<b>JITTER PERFORMANCE WITH EQ = On, PE = Off ((Notes 7, 8) )</b>							
$t_{RJ1D}$	Random Jitter (RMS Value)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V Clock (RZ)	2.5 Gbps		0.5	1	ps
$t_{RJ2D}$	Test Channel D (Note 15)		3.125 Gbps		0.5	1	ps
$t_{DJ1D}$	Deterministic Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V K28.5 (NRZ)	2.5 Gbps		16	24	ps
$t_{DJ2D}$	Test Channel D (Note 16)		3.125 Gbps		12	24	ps
$t_{TJ1D}$	Total Jitter (Peak to Peak)	$V_{ID} = 350$ mV $V_{CM} = 1.2$ V PRBS-23 (NRZ)	2.5 Gbps		0.07	0.11	UI <sub>p-p</sub>
$t_{TJ2D}$	Test Channel D (Note 17)		3.125 Gbps		0.07	0.11	UI <sub>p-p</sub>

## AC 電気的特性 (Note 11) (つづき)

特記のない限り、推奨動作条件の電源電圧と動作周囲温度を対象。(Note 9、10)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>JITTER PERFORMANCE WITH EQ = On, PE = On ((Notes 9, 9) )</b>						
$t_{RJ1BD}$	Random Jitter (RMS Value)	$V_{ID} = 350\text{ mV}$	2.5 Gbps		0.5	1 ps
$t_{RJ2BD}$	Input Test Channel D Output Test Channel B (Note 15)	$V_{CM} = 1.2\text{V}$ Clock (RZ)	3.125 Gbps		0.5	1 ps
$t_{DJ1BD}$	Deterministic Jitter (Peak to Peak)	$V_{ID} = 350\text{ mV}$	2.5 Gbps		14	31 ps
$t_{DJ2BD}$	Input Test Channel D Output Test Channel B (Note 16)	$V_{CM} = 1.2\text{V}$ K28.5 (NRZ)	3.125 Gbps		6	21 ps
$t_{TJ1BD}$	Total Jitter (Peak to Peak)	$V_{ID} = 350\text{ mV}$	2.5 Gbps		0.08	0.15 $UI_{p,p}$
$t_{TJ2BD}$	Input Test Channel D Output Test Channel B (Note 17)	$V_{CM} = 1.2\text{V}$ PRBS-23 (NRZ)	3.125 Gbps		0.10	0.16 $UI_{p,p}$

**Note 9:** 電気的特性の表は、推奨動作条件で使用した場合に保証される特性を示しています。ただし、電気的特性や注記で特に変更または指定してある場合はその限りではありません。代表値は推定値であり、この値を保証しているものではありません。

**Note 10:** 代表値は、 $V_{CC} = +3.3\text{V}$ 、 $T_A = +25\text{ }^\circ\text{C}$ で、製品の特性を評価した時点における推奨動作条件下での最も可能性のあるパラメータの基準値を表しており、保証値ではありません。

**Note 11:** 仕様値は特性の評価により保証されている値で、量産時における試験は行っていません。

**Note 12:**  $t_{SKD1}$ 、 $|t_{PLHD} - t_{PHLD}|$ 、パルス・スキューは、同チャネルの立ち上がりエッジと立ち下がりエッジとの間の伝搬遅延時間の差の大きさを表しています。

**Note 13:** チャネル間スキュー  $t_{SKD2}$  は、ブロードキャスト・モードの全出力チャネルの間 (いずれか1つの入力から全出力へ) の伝搬遅延時間の差を表しています ( $t_{PLHD}$  または  $t_{PHLD}$ )。

**Note 14:** デバイス間スキュー  $t_{SKD3}$  は、規定されている差動伝搬遅延時間の最小値と最大値の差として定義されています。本仕様は、双方のデバイスに同じ  $V_{CC}$  が供給されていて、動作温度範囲内で温度差が  $5\text{ }^\circ\text{C}$  以内の場合に適用されます。

**Note 15:** ヒストグラムを使用してクロック信号のエッジで、1,500 回分のヒストグラムの累積で測定。入力信号源に起因するジッタは幾何学的に減算されます。

**Note 16:** 110000101 (K28.5 + キャラクタ) と 0011111010 (K28.5 - キャラクタ) のパターンの組み合わせで試験。入力信号源に起因するジッタは算術的に減算されます。

**Note 17:** ヒストグラムを使用してアイパターンで、3,500 回分のヒストグラムの累積で測定。入力信号源に起因するジッタは減算されます。

DC テスト回路




FIGURE 1. Differential Driver DC Test Circuit

AC テスト回路およびタイミング図




FIGURE 2. Differential Driver AC Test Circuit




FIGURE 3. Propagation Delay Timing Diagram




FIGURE 4. LVDS Output Transition Times



プリエンファシスおよびイコライジングの試験回路




FIGURE 5. Jitter Performance Test Circuit




FIGURE 6. Pre-Emphasis Performance Test Circuit




FIGURE 7. Equalization Performance Test Circuit

プリエンファシスおよびイコライジングの試験回路 (つづき)




FIGURE 8. Pre-Emphasis and Equalization Performance Test Circuit




FIGURE 9. Test Channel Block Diagram

試験チャンネルの損失特性

試験チャンネルはポリクラッド PCL-FR-370 ラミネート /PCL-FRP-370 プリプレグ材料 (誘電率 3.7、誘電正接 0.02) を使用して製造しました。エッジ結合型の差動ストリップラインの形状は次の

とおりです。トレース幅 (W) = 5 ミル、ギャップ (S) = 5 ミル、高さ (B) = 16 ミル

Test Channel	Length (inches)	Insertion Loss (dB)					
		500 MHz	750 MHz	1000 MHz	1250 MHz	1500 MHz	1560 MHz
A	10	-1.2	-1.7	-2.0	-2.4	-2.7	-2.8
B	20	-2.6	-3.5	-4.1	-4.8	-5.5	-5.6
C	30	-4.3	-5.7	-7.0	-8.2	-9.4	-9.7
D	15	-1.6	-2.2	-2.7	-3.2	-3.7	-3.8
E	30	-3.4	-4.5	-5.6	-6.6	-7.7	-7.9
F	60	-7.8	-10.3	-12.4	-14.5	-16.6	-17.0

## 機能説明

DS25CP102 は、高損失の FR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルーティングおよびス

イッチングに最適な 3.125Gbps の 2 × 2 LVDS デジタル・クロスポイント・スイッチです。

TABLE 1. Switch Configuration Truth Table

SEL1	SEL0	OUT1	OUT0
0	0	IN0	IN0
0	1	IN0	IN1
1	0	IN1	IN0
1	1	IN1	IN1

TABLE 2. Output Enable Truth Table

EN1	EN0	OUT1	OUT0
0	0	Disabled	Disabled
0	1	Disabled	Enabled
1	0	Enabled	Disabled
1	1	Enabled	Enabled

さらに、DS25CP102 には送信プリエンファシスのオン / オフ、受信イコライジングのオン / オフを切り替える制御ピンがありま

す。次の表は、送信プリエンファシスおよび受信イコライジングの真理値表です。

### 送信プリエンファシス真理値表

出力 OUT0 および OUT1	
制御ピン (PE) の状態	プリエンファシス・レベル
0	オフ
1	オン

送信プリエンファシス・レベルの選択

### 受信イコライジング真理値表


入力 IN0 および IN1	
制御ピン (EQ) の状態	イコライジング・レベル
0	オフ
1	オン

受信イコライジング・レベルの選択


## 入力インターフェース

DS25CP102 は差動入力信号を使用でき、AC 結合または DC 結合が簡単です。DS25CP102 は入力コモンモードが広範囲であり、あらゆる一般的な差動ドライバ (LVPECL、LVDS、CML)


と DC 結合できます。次の 3 つの図は一般的な差動ドライバとの DC 結合の代表例を示しています。DS25CP102 の入力は、 $100\ \Omega$  の抵抗により内部で終端されていることに注意してください。



Typical LVDS Driver DC-Coupled Interface to DS25CP102 Input



Typical CML Driver DC-Coupled Interface to DS25CP102 Input




Typical LVPECL Driver DC-Coupled Interface to DS25CP102 Input

## 出力インターフェース


DS25CP102 は LVDS 規格に準拠した信号を出力します。この出力は一般的なほとんどの差動レシーバに DC 結合できます。次の図は、一般的な差動レシーバとの DC 結合の代表例を示しています。ここではレシーバの入力インピーダンスが大きいと

想定しています。ほとんどの差動ドライバのコモンモード入力範囲は LVDS 規格に準拠した入力信号に対応できるようになっていますが、推奨のインターフェースを導入する前に、個々のレシーバのデータシートをチェックするようにしてください。




Typical DS25CP102 Output DC-Coupled Interface to an LVDS, CML or LVPECL Receiver


代表的な性能特性




Total Jitter as a Function of Data Rate




Residual Jitter as a Function of Data Rate, FR4 Stripline Length and EQ Level



Total Jitter as a Function of Input Common Mode Voltage




Supply Current as a Function of Data Rate and PE Level




Residual Jitter as a Function of Data Rate, FR4 Stripline Length and PE Level


代表的な性能特性 (つづき)



A 3.125 Gbps NRZ PRBS-7 without PE or EQ  
After 2" Differential FR-4 Stripline  
H: 50 ps / DIV, V: 100 mV / DIV




A 3.125 Gbps NRZ PRBS-7 with PE  
After 40" Differential FR-4 Stripline  
H: 50 ps / DIV, V: 100 mV / DIV



A 3.125 Gbps NRZ PRBS-7 without PE or EQ  
After 40" Differential FR-4 Stripline  
H: 50 ps / DIV, V: 100 mV / DIV

**外形寸法図** 単位は millimeters



**Order Number DS25CP102TSQ**  
**NS Package Number SQA16A**  
 (See AN-1187 for PCB Design and Assembly Recommendations)

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務を負いかねます。ナショナル セミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売か使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

**生命維持装置への使用について**

**ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。**

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは支持するものをいい、ラベルにより表示される使用方法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランドや製品名は各権利所有者の商標または登録商標です。

Copyright © 2010 National Semiconductor Corporation

製品の最新情報については [www.national.com](http://www.national.com) をご覧ください。

**ナショナル セミコンダクター ジャパン株式会社**

本社 / 〒 135-0042 東京都江東区木場 2-17-16      TEL.(03)5639-7300

技術資料 (日本語 / 英語) はホームページより入手可能です。

[www.national.com/jpn/](http://www.national.com/jpn/)



# ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えたり、保証もしくは承認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されてもありません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されてもありません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated  
日本語版 日本テキサス・インスツルメンツ株式会社

## 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

### 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

### 2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光が当たる状態で保管・輸送しないこと。
3. 防湿梱包
    - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
  4. 機械的衝撃
    - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
  5. 熱衝撃
    - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
  6. 汚染
    - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
    - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上