

LMH0356

LMH0356 3 Gbps HD/SD SDI Reclocker with 4:1 Input Mux and FR4 EQs



Literature Number: JAJSAT0

4:1入カマルチプレクサおよびFR4イコライザ内蔵3Gbps HD/SD SDIリクロック

概要

LMH0356 4:1 入カマルチプレクサおよび FR4 イコライザ内蔵 3Gbps HD/SD SDI リクロックは、SMPTE 424M、SMPTE 292M、および SMPTE 259M (C) 標準に準拠するシリアル・デジタル・ビデオ・データのリタイミングを行います。LMH0356 は、270Mbps、1.483Gbps、1.485Gbps、2.967Gbps、2.97Gbps のシリアル・データレートで動作します。LMH0356 は、270Mbps で DVB-ASI の動作もサポートします。LMH0356 には、リタイミングのために 4 つの入力データ・ストリームのいずれかを選択する 4:1 入カマルチプレクサが内蔵されています。さらに、LMH0356 の 4 つの入力のそれぞれに、0 ~ 30 インチの FR4 トレース長をイコライズできる FR4 イコライザがあります。

LMH0356 は、自動的に入力データレートを検出し、入力データのリタイミングによって累積ジッタを抑制するように自己調整します。LMH0356 は、シリアル・データレート・クロックを復元し、オプションとして、それを出力します。LMH0356 には 2 つの差動シリアル・データ出力があり、2 番目の出力を低ジッタ、データレート・クロック出力として選択できます。コントロールおよびインジケータには、シリアル・クロックまたは 2 番目のシリアル・データ出力選択、マニュアル転送レート選択入力、SD/HD レート・インジケータ出力、ロック検出出力、自動/マニュアル・データ・バイパス、出力ミュート、デバイス・イネーブルがあります。シリアル・データ入力、出力、シリアル・クロック出力は、差動 LVPECL 互換です。CML シリアル・データおよびシリアル・クロック出力は、100 Ω 差動終端ネットワークを駆動できます。制御ロジックの入出力は、LVCMOS 互換です。

LMH0356 は 3.3V 単一電源で動作します。消費電力は標準で 430mW です。このデバイスは、7 × 7mm 48 ピン LLP パッケージ (QFN と呼ばれます) と、さらに実装効率のよい 5 × 5mm 40 ピン LLP パッケージという 2 種類の省スペース・パッケージで供給されます。


特長

- SMPTE 424M、SMPTE 292M、SMPTE 259M (C) シリアル・デジタル・ビデオ標準をサポート
- 270Mbps、1.483Gbps、1.485Gbps、2.967Gbps、2.97Gbps シリアル・データレート動作をサポート
- 270Mbps の DVB-ASI をサポート
- 3.3V 単一電源動作
- 消費電力の代表値 430mW
- 内蔵 4:1 マルチプレクス入力
- 各マルチプレクス入力に 1 つの 0 ~ 30 インチ FR4 イコライザ
- 2 つの差動、リクロック出力
- 2 番目のリクロック出力または復元したクロック出力の選択
- 単一 27MHz 外部水晶または基準クロック入力
- マニュアル・レート選択入力
- SD/HD 動作レート・インジケータ出力
- ロック検出インジケータ出力
- データ/クロック出力ミュート機能
- 自動/マニュアル・リクロック・バイパス
- デバイス・パワー・ダウン制御を行う省電力モード (ディスエーブル状態で消費電力の代表値が 10mW)
- 差動 LVPECL 互換シリアル・データ入力/出力
- LVCMOS 制御入力およびインジケータ出力
- 48 ピン LLP パッケージまたは 40 ピン LLP パッケージ
- 工業用温度範囲: - 40 °C ~ + 85 °C
- 48 ピン LLP バージョンは LMH0056/LMH0036 とフットプリント互換


アプリケーション

- 下記の用途の SDTV/HDTV および 3Gbps シリアル・デジタル・ビデオ・インタフェース
 - デジタル・ビデオ・ルータ、スイッチャ
 - デジタル・ビデオ処理、編集機器
 - DVB-ASI 機器
 - ビデオ標準、フォーマット・コンバータ


2.97 Gbps Signal Before FR4 Equalization (0.6 UI Jitter)




2.97 Gbps Signal After FR4 Equalization (0.23 UI Jitter)




2.97 Gbps Signal After Reclocking (0.06 UI Jitter)



代表的なアプリケーション




ブロック図



ピン説明

LLP-48 ピン	LLP-40 ピン	名称	説明
1	1	SDI0	非反転データ入力 0
2	2	$\overline{\text{SDI0}}$	反転データ入力 0
4	4	SDI1	非反転データ入力 1
5	5	$\overline{\text{SDI1}}$	反転データ入力 1
7	6	SDI2	非反転データ入力 2
8	7	$\overline{\text{SDI2}}$	反転データ入力 2
9	8	ENABLE	デバイス・イネーブル。Low のときにデバイスをパワーダウン。このピンは内部でプルアップされています。
10	9	SDI3	非反転データ入力 3
11	10	$\overline{\text{SDI3}}$	反転データ入力 3
15	14	BYPASS/AUTO BYPASS	バイパス / 自動バイパス・モード選択。High のときにリクロッキングをバイパス。このピンは内部でプルダウンされています。
16	15	OUTPUT MUTE	データおよびクロック出力ミュート入力。Low のときに出力をミュート。このピンは内部でプルアップされています。
18	16	XTAL IN/EXT CLK	水晶発振器または外部オシレータ入力
22	19	XTAL OUT	水晶発振器出力
24	23	LOCK DETECT	PLL ロック検出出力 (アクティブ High)
28	24	SCO/SDO2	シリアル・クロックまたは反転シリアル・データ出力 2
29	25	$\overline{\text{SCO/SDO2}}$	シリアル・クロックまたは非反転シリアル・データ出力 2
32	27	$\overline{\text{SDO}}$	反転データ出力
33	28	SDO	非反転データ出力
36	31	$\overline{\text{SD/HD}}$	データレート範囲出力。出力は SD では High、HD または 3G では Low。
37	32	SCO_EN	シリアル・クロックまたはシリアル・データ 2 出力選択。第 2 出力を High のときクロック出力に、Low のときデータ出力に設定。このピンは内部でプルダウンされています。
43	35	LF1	ループ・フィルタ
44	36	LF2	ループ・フィルタ
45	37	RATE 0	データレート選択入力。このピンは内部でプルダウンされています。
46	38	RATE 1	データレート選択入力。このピンは内部でプルダウンされています。
47	39	SEL0	データレート選択入力。このピンは内部でプルダウンされています。
48	40	SEL1	データレート選択入力。このピンは内部でプルダウンされています。
3、6、12、14、30、31、34、35	3、11、13、26、29、30	V _{CC}	正電源入力
DAP、13、17、19、20、21、23、25、26、27、38、39、40、41、42	12、17、18、20、33、34	V _{EE}	負電源入力
—	21、22	NC	未接続


ピン配置図



露出したダイ・アタッチ・パッドは、このデバイスの主要な負極側端子です。これを負の電源電圧に接続する必要があります。

48-Pin LLP
Order Number LMH0356SQ
See NS Package Number SQA48A

ピン配置図 (つづき)



露出したダイ・アタッチ・パッドは、このデバイスの主要な負極側端子です。これを負の電源電圧に接続する必要があります。

40-Pin LLP
Order Number LMH0356SQ-40
See NS Package Number SQF40A

絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。
関連する電氣的信頼性試験方法の規格を参照ください。

電源電圧 ($V_{CC} - V_{EE}$)	4.0V
論理電源電圧 (V_i)	$V_{EE} - 0.15V \sim V_{CC} + 0.15V$
論理入力電流 (シングル入力)	
$V_i = V_{EE} - 0.15V$	- 5mA
$V_i = V_{CC} + 0.15V$	+ 5mA
論理出力電圧 (V_o)	$V_{EE} - 0.15V \sim V_{CC} + 0.15V$
論理出力ソース/シンク電流	$\pm 8mA$
シリアル・データ入力電圧 (V_{SDI})	$V_{CC} \sim V_{CC} - 2.0V$
シリアル・データ出力シンク電流 (I_{SDO})	24mA
パッケージ熱抵抗	
θ_{JA} 48ピン LLP	24 °C/W
θ_{JA} 40ピン LLP	33.1 °C/W
θ_{JC} 48ピン LLP	1.5 °C/W
θ_{JC} 40ピン LLP	7 °C/W

保管温度範囲	- 65 °C ~ + 150 °C
接合部温度	+ 125 °C
許容リード温度 (ハンダ付け 4 秒)	+ 260 °C (鉛フリー)
ESD 耐圧 (HBM)	8kV
ESD 耐圧 (マシン・モデル)	400V
ESD 耐圧 (CDM)	1250V

推奨動作条件

電源電圧 ($V_{CC} - V_{EE}$)	3.3V \pm 5%
論理入力電圧	$V_{EE} \sim V_{CC}$
差動シリアル入力電圧	800mV \pm 10%
シリアル・データまたはクロック出力シンク電流 (I_{SO})	最大 16mA
動作温度範囲 (T_A)	- 40 °C ~ + 85 °C

DC 電氣的特性

特記のない限り、推奨動作条件に記載の電源電圧および動作周囲温度に対して適用 (Note 2、3)。

Symbol	Parameter	Conditions	Reference	Min	Typ	Max	Units
V_{IH}	Input Voltage High Level		Logic inputs	2		V_{CC}	V
V_{IL}	Input Voltage Low Level			V_{EE}		0.8	V
I_{IH}	Input Current High Level	$V_{IH} = V_{CC}$			47	65	μA
I_{IL}	Input Current Low Level	$V_{IL} = V_{EE}$			-18	-25	μA
V_{OH}	Output Voltage High Level	$I_{OH} = -2 \text{ mA}$	Logic outputs	2			V
V_{OL}	Output Voltage Low Level	$I_{OL} = +2 \text{ mA}$				$V_{EE} + 0.6$	V
V_{SDID}	Serial Input Voltage, Differential	(Note 8)	SDI	200		1600	mV _{p-p}
V_{CMI}	Input Common Mode Voltage	$V_{SDID} = 200 \text{ mV}$, (Note 8)		$V_{EE} + 0.95$		$V_{CC} - 0.2$	V
V_{SDOD}	Serial Data Output Voltage, Differential	100 Ω differential load	SDO, SDO2	620	750	880	mV _{p-p}
V_{SCOD}	Serial Clock Output Voltage, Differential	100 Ω differential load, 2970 MHz, (Note 8)	SCO	400	525	650	mV _{p-p}
		100 Ω differential load, 1485 or 270 MHz			750		mV _{p-p}
V_{CMO}	Output Common Mode Voltage	100 Ω differential load	SDO, SCO		$V_{CC} - V_{SDOD}$		V
I_{CC}	Power Supply Current, 3.3V supply, Total	2970 Mbps, device enabled			130	150	mA
		Device disabled (ENABLE = 0)			3		mA

AC 電氣的特性

特記のない限り、推奨動作条件に記載の電源電圧および動作周囲温度に対して適用 (Note 3)。

Symbol	Parameter	Conditions	Reference	Min	Typ	Max	Units
BR _{SD}	Serial Data Rate	SMPTE 259M, C	SDI, SDO		270		Mbps
BR _{SD}	Serial Data Rate	SMPTE 292M			1483, 1485		Mbps
BR _{SD}	Serial Data Rate	SMPTE 424M			2967, 2970		Mbps
TOL _{JIT}	Serial Input Jitter Tolerance	270 Mbps, (Note 7, Note 8, Note 9)	SDI	>6			UI _{p,p}
TOL _{JIT}	Serial Input Jitter Tolerance	270 Mbps, (Note 7, Note 8, Note 10)		>0.6			UI _{p,p}
TOL _{JIT}	Serial Input Jitter Tolerance	1483 or 1485 Mbps, (Note 7, Note 8, Note 9)		>6			UI _{p,p}
TOL _{JIT}	Serial Input Jitter Tolerance	1483 or 1485 Mbps, (Note 7, Note 8, Note 10)		>0.6			UI _{p,p}
TOL _{JIT}	Serial Input Jitter Tolerance	2967 or 2970 Mbps, (Note 7, Note 8, Note 9)		>6			UI _{p,p}
TOL _{JIT}	Serial Input Jitter Tolerance	2967 or 2970 Mbps, (Note 7, Note 8, Note 10)		>0.6			UI _{p,p}
t _{JIT}	Serial Data Output Jitter	270 Mbps, (Note 8, Note 11)		SDO		0.01	0.03
t _{JIT}	Serial Data Output Jitter	1483 or 1485 Mbps, (Note 8, Note 12)			0.04	0.05	UI _{p,p}
t _{JIT}	Serial Data Output Jitter	2967 or 2970 Mbps, (Note 8, Note 13)			0.08	0.09	UI _{p,p}
BW _{LOOP}	Loop Bandwidth	270 Mbps, <0.1dB Peaking			275		kHz
		1485 Mbps, <0.1dB Peaking			1.5		MHz
		2970 Mbps, <0.1dB Peaking			2.75		MHz
F _{CO}	Serial Clock Output Frequency	270 Mbps data rate	SCO		270		MHz
F _{CO}	Serial Clock Output Frequency	1483 Mbps data rate			1483		MHz
F _{CO}	Serial Clock Output Frequency	1485 Mbps data rate			1485		MHz
F _{CO}	Serial Clock Output Frequency	2967 Mbps data rate			2967		MHz
F _{CO}	Serial Clock Output Frequency	2970 Mbps data rate			2970		MHz
t _{JIT}	Serial Clock Output Jitter					2	3
	Serial Clock Output Alignment with respect to Data Interval	(Note 8)	SDO, SCO	40		60	%
	Serial Clock Output Duty Cycle	(Note 8)	SCO	45		55	%
T _{ACQ}	Acquisition Time	(Note 6)				15	ms
t _r , t _f	Input rise/fall time	10%–90%	Logic inputs		1.5		ns

AC 電気的特性 (つづき)

特記のない限り、推奨動作条件に記載の電源電圧および動作周囲温度に対して適用 (Note 3)。

Symbol	Parameter	Conditions	Reference	Min	Typ	Max	Units
t_r, t_f	Input rise/fall time	20%–80%, 270 Mbps, (Note 4)	SDI			1500	ps
t_r, t_f	Input rise/fall time	20%–80%, 1483 or 1485 Mbps, (Note 4)				270	ps
t_r, t_f	Input rise/fall time	20%–80%, 2967 or 2970 Mbps, (Note 4)				135	ps
t_r, t_f	Output rise/fall time	10%–90%	Logic outputs		1.5		ns
t_r, t_f	Output rise/fall time	20%–80%, (Note 5, Note 6)	SDO, SCO		90	130	ps
F_{REF}	Reference Clock Frequency				27		MHz
F_{TOL}	Reference Clock Frequency Tolerance				±50		ppm

Note 1: 「絶対最大定格」とは、この値を超えるとデバイスの寿命と動作を保証できない制限値のことを意味します。ここで明記された最大値は、各デバイスをこれらのリミット値またはそれを超えた値で動作可能または動作させるべきことを意味するものではありません。「電気的特性」の表にデバイスの許容動作条件が示されています。

Note 2: デバイス・ピンに流れ込む電流を正と規定しています。デバイス・ピンから流れ出る電流を負と規定しています。すべての電圧は、 V_{EE} (0 ボルトに等しい) を基準としています。

Note 3: 代表値は $V_{CC} = +3.3V$ 、 $T_A = +25^\circ C$ における値です。

Note 4: 仕様は設計によって保証されています。

Note 5: $R_L = 100\Omega$ 差動。

Note 6: 最初の SDI の遷移からロック検出 (LD) 出力が High (true) になるまでの間で計測。

Note 7: ピーク・ツー・ピーク振幅幅 (SMPTE RP 184-1996 パラグラフ 4.1 に従って正弦変調)。テスト・データ信号はカラー・バー。

Note 8: このパラメータは電圧特性評価と温度制限によって保証されています。

Note 9: SMPTE RP 184-1996 の Figure 1 の「A1」を参照。

Note 10: SMPTE RP 184-1996 の Figure 1 の「A2」を参照。

Note 11: PRBS $2^{10} - 1$ 、入力ジッタ = 31ps_{p-p}

Note 12: PRBS $2^{10} - 1$ 、入力ジッタ = 24ps_{p-p}

Note 13: PRBS $2^{10} - 1$ 、入力ジッタ = 22ps_{p-p}

デバイスの説明

LMH0356 4:1 入力マルチプレクサおよび FR4 イコライザ内蔵 3Gbps HD/SD SDI リクローカは、多様なデジタル・ビデオ信号処理機器で使用されます。サポートされているシリアル・デジタル・ビデオ標準は、SMPTE 259M (C)、SMPTE 292M、SMPTE 424M です。対応するシリアル・データレートは、270Mbps、1.483Gbps、1.485Gbps、2.967Gbps、2.97Gbps です。270Mbps の DVB-ASI データもリタイミングできます。LMH0356 は、累積ジッタを抑制するためにシリアル・データ・ストリームのリタイミングを行います。LMH0356 は 2 つの低ジッタ、差動、シリアル・データ出力を提供します。2 番目の出力の選択によって、シリアル・データまたは低ジッタ・シリアル・データ・クロックのどちらかを出力することができます。コントロールおよびインジケータには、シリアル・クロックまたは 2 番目のシリアル・データ出力選択、マニュアル転送レート選択入力、SD/HD レート出力、ロック検出出力、自動 / マニュアル・データ・バイパス、出力ミュートがあります。

シリアル・データ入力は CML および LVPECL 互換です。シリアル・データおよびクロック出力は差動 CML であり、LVPECL 互換レベルを生成します。出力バッファ設計は、AC 結合または DC 結合され、終端された 100Ω 差動負荷を駆動できます。差動出力レベルは、100Ω の AC 結合または DC 結合された差動負荷で 750mV_{p,p} です。論理入力 / 出力は、LVCMOS 互換です。

バイス・パッケージは、48 ピン LLP または 40 ピン LLP です。いずれのパッケージにも露出ダイ・アタッチ・パッドが付いています。露出ダイ・アタッチ・パッドは、電氣的にデバイスのグラウンドに接続され (V_{EE})、デバイスの主要な負極側端子となります。この端子を負電源または回路グラウンドに接続する必要があります。

シリアル・データ入力、シリアル・データおよびクロック出力

シリアル・データ入力および出力

差動シリアル・データ入力 SDI0-SDI3 は、Table 1 に示しているレートでシリアル・デジタル・ビデオ・データを受信します。Figure 1 は、SDI[3:0] および $\overline{\text{SDI}}[3:0]$ の等価入力回路を示します。シリアル・データ入力は差動 LVPECL 互換です。これ

らの入力は、Figure 1 に示すように 50Ω 内部終端 (100Ω 差動) と内部バイアスを備えます。これらの入力は、LMH0344 アダプティブ・ケーブル・イコライザなどのデバイスと DC 結合するように作られています。DC 結合による入力は規定のコモンモード範囲内でなければなりません。入力信号が LMH0356 の入力コモンモード範囲の外にある場合 (5V PECL と接続するときなど)、入力を AC 結合することがあります。このような場合、バイアスは内部から供給されるので、追加の入力バイアスは必要ありません。入力インターフェースについて詳しくは、「アプリケーション情報」を参照してください。

LMH0356 は、4 つの独立した、イコライズされたデータ入力およびマルチプレクス・データ入力を提供します。アクティブ入力チャネルは、Table 2 に示すように SEL0 ピンおよび SEL1 ピンを通じて選択されます。4 つの入力のそれぞれのイコライザは、異なるトレース長またはデータレートをプログラミングすることなしに、最大 30 インチまでの FR4 トレースをイコライズできます。

LMH0356 には、2 つのリタイミングされた差動シリアル・データ出力 SDO および SCO/SDO2 があります。これらの出力は、LMH0302 ケーブル・ドライバ、LMH0031 デシリアライザなどのデバイスにリタイミングされた低ジッタ差動データを提供します。出力 SCO/SDO2 は多重化され、2 番目のシリアル・データ出力またはシリアル・クロック出力を提供できます。Figure 2 は、SDO、 $\overline{\text{SDO}}$ 、SCO/SDO2、 $\overline{\text{SCO/SDO2}}$ の等価出力回路を示しています。

SCO_EN 入力は、SCO/SDO2 出力の動作モードを制御します。SCO_EN 入力が高レベルであるとき、SCO/SDO2 出力はシリアル・クロックを提供します。SCO_EN が Low であるとき、SCO/SDO2 出力は、リタイミングされたシリアル・データを提供します。

OUTPUT MUTE 入力が論理 Low レベルであるとき、2 つの差動シリアルデータ出力 SDO および SCO/SDO2 はどちらもミュートされます。SCO/SDO2 はまた、この出力がシリアル・クロック出力として動作していて、バイパス・モードがアクティブ化されたときにもミュートされます。SDO と $\overline{\text{SDO}}$ (または SDO2 と $\overline{\text{SDO2}}$) は、ミュートされたとき、逆の差動出力レベルとなります。CML シリアル・データ出力は、差動 LVPECL 互換です。これらの出力は、内部 50Ω プルアップを備えており、AC 結合または DC 結合、100Ω センタータップまたは AC グラウンドされた、もしくは 100Ω のセンタータップされていない差動終端ネットワークを駆動できます。




FIGURE 1. Equivalent SDI Input Circuit (SDI[3:0], $\overline{\text{SDI}}[3:0]$)

シリアル・データ入力、シリアル・データおよびクロック出力 (つづき)




FIGURE 2. Equivalent SDO Output Circuit (SDO, SDO, SCO/SDO2, SCO/SDO2)

動作シリアル・データレート

このデバイスは、270Mbps、1483Mbps、1485Mbps、2967Mbps、2970Mbps のシリアル・データレートで動作します。このデバイスはこれらのレートの調波にロックしません。データレートが 143Mbps、177Mbps、360Mbps、540Mbps ではデバイスはロックせず、自動的にリクローカ・バイパス・モードに入ります。

シリアル・データ・クロック/シリアル・データ 2 出力

シリアル・データ・クロック/シリアル・データ 2 出力は、SCO_EN 入力によって制御され、2 番目のリタイミングされたシリアル・データ出力、または処理中のシリアル・データレートに応じた低ジッタ差動クロック出力を提供します。シリアル・クロック出力として動作するとき、クロックの立ち上がりエッジは、対応するシリアル・データ・ビット・インターバルの中央から 10% の範囲内に配置されます。

SCO_EN 入力が論理 Low レベルであるとき、差動出力 SCO/SDO2 は 2 番目のシリアル・データ出力として機能します。SCO_EN 入力が論理 High レベルであるとき、この出力はシリアル・クロック出力として機能します。SCO_EN 入力には内部プルダウン・デバイスがあり、SCO_EN のデフォルト状態は Low (シリアル・データ出力 2 がイネーブル) です。OUTPUT MUTE 入力が論理 Low レベルであるとき、SCO/SDO2 はミュートされます。バイパス・モードがアクティブ化されていて、この出力がシリアル・クロック出力として機能するときにも、この出力はミュートされます。自動バイパス・モードでこの出力がシリアル・クロック出力として機能しているときに、サポートされないデータ・レートが使用された場合、出力は無効です。

制御入力およびインジケータ出力

シリアル・データレート・セレクト

シリアル・データレート・セレクト (RATE [1:0]) は、ユーザーが動作シリアル・データレートを固定することを可能にします。ピンの内部プルダウンは、外部的に論理 High 状態に駆動されない限り、論理 Low 入力状態を保持します。この入力は、デバイスをテスト・モードに切り換えるのにも役立ちます。Table 1 に示すコードによって動作シリアル・データレートを選択します。それによって LMH0356 は、自動レート検出モードまたはシングル動作レートに入ります。270Mbps レート・モードの選択は、DVB-ASI データをリクロックするときにも使用できます。DVB-ASI データは、8B10B コーディングで伝送される MPEG2 コード化されたデータです。デバイスは、ハーモニック・ロッキングなしにこのデータをリクロックします。

TABLE 1. データレート選択入力コード

レート [1:0] コード	データレート またはモード	備考
00	自動レート検出モード	
01	270Mbps	DVB-ASI 動作をサポートするために使用できます
10	1483/1485Mbps、2967/2970Mbps	

制御入力およびインジケータ出力 (つづき)

シリアル・データ入力セレクト

シリアル・データ入力セレクト (SEL [1:0]) は、ユーザーがアクティブ入力チャネルを選択することを可能にします。Table 2 は SEL [1:0] の状態に対応する入力の選択を示しています。SEL ピンは内部でプルダウンされます。

TABLE 2. データ入力選択コード

SEL [1:0] Code	Selected Input
00	SDI0
01	SDI1
10	SDI2
11	SDI3

ロック検出

ロック検出 (LD) 出力は、High のとき、データが受信中で PLL がロックされていることを示します。LD を OUTPUT MUTE 入力に接続すると、データ信号を受信していないときにデータおよびクロック出力をミュートできます。Bypass/Auto Bypass 入力が

High に設定されているときは、Lock Detect が Low に維持されることに注意してください。Table 3 を参照してください。

OUTPUT MUTE

OUTPUT MUTE 入力は、Low のとき、シリアル・データおよびクロック出力をミュートします。これをロック検出に接続するか、外部から駆動することによって出力をミュートまたはミュート解除することができます。OUTPUT MUTE が LD に接続されている場合、PLL がロックされていないとき、データおよびクロック出力がミュートされます。この機能はバイパス機能に優先します。Table 3 を参照してください。OUTPUT MUTE の内部プルアップ・デバイスは、デフォルトで出力をイネーブルします。

BYPASS/AUTO BYPASS

Bypass/Auto Bypass 入力は、High のとき、デバイスをリクロックせず、データの出力を強制します。この入力が Low のとき、デバイスがアンロック状態にあるか、検出されたデータレートがデバイスによってサポートされない場合に、デバイスは自動的にリクロッキング機能をバイパスします。Bypass/Auto Bypass 入力が High に設定されているときは、Lock Detect が Low に維持されることに注意してください。Table 3 を参照してください。BYPASS/AUTO BYPASS には内部プルダウン・デバイスがあります。

TABLE 3. 制御機能


ロック検出	OUTPUT MUTE	BYPASS/AUTO BYPASS	デバイスの状態
0	1	X	PLL がアンロック、リクロックをバイパス
1	1	0	PLL をサポートされているデータレートにロック、リクロックをバイパスしない
X	0	X	出力がミュート
0	ロック検出	X	出力がミュート
1	ロック検出	0	PLL をサポートされているデータレートにロック、リクロックをバイパスしない

制御入力およびインジケータ出力 (つづき)

SD/HD

SD/HD 出力は、LMH0356 が SD と HD (3Gbps 含む) のデータレートのどちらを処理しているかを示します。これは他のデバイス (LMH0302 ケーブル・ドライバなど) を制御するために使用できます。この出力が High のときは、データレートが 270Mbps であることを示します。Low のときは、データレートが 1483、1485、2967 または 2970Mbps であることを示します。SD/HD

出力はレジスタに記録されている機能であり、PLL がロックされ、ロック検出出力が High であるときだけ有効です。PLL がロックされていない (ロック検出出力が Low である) ときの SD/HD 出力のデフォルト設定は HD (Low) です。ロック検出アサートまたはネゲートの後の短時間、SDI 上のデータレートの変化のために、SD/HD 出力が未定義の状態になります。SDI、ロック検出、および SD/HD の相互関係を示すタイミング図を Figure 3 に示しています。



T_{ACQ} = 「AC 電気的特性」の表に規定されたアキュイジション時間
 T₁ = ロック検出のアサートまたはネゲートからSD/HD出力が有効になるまでの時間で、代表値は37ns (クロック周期27MHz)
 T₂ = SDI 入力に変化してからロック検出のネゲートまでの時間で、最大値は 1ms。この期間は出力が無効です。

FIGURE 3. SDI, Lock Detect, and SD/HD Timing

制御入力およびインジケータ出力 (つづき)

SCO_EN

入力 SCO_EN は、SCO/SDO2 差動出力がシリアル・クロックまたは 2 番目のシリアル・データ出力として機能することを可能にします。SCO_EN が High のとき、SCO/SDO2 はシリアル・クロックとして機能します。このピンにはプルダウン・デバイスが内蔵されています。デフォルト状態 (Low) では、SCO/SDO2 は 2 番目のシリアル・データ出力として機能します。

ENABLE

ENABLE ピンは、LMH0356 をイネーブルまたはディスエーブルにするために使用します。デバイスがディスエーブルにされているとき、出力ドライバおよび大部分の内部回路はパワーダウンします。水晶発振器 / 外部クロック基準回路 (XTAL IN および XTAL OUT) は、ENABLE の状態に関係なくアクティブ状態を保ち、27MHz 基準クロック信号の生成と追加のリクロッカへの転送を可能にします。ENABLE ピンはアクティブ High で、内部プルアップ・デバイスによってデフォルトで LMH0356 をイネーブルにします。

水晶または外部クロック基準

LMH0356 は、27MHz 水晶または外部クロック信号をタイミング基準入力として使用します。27MHz パラレル共振水晶および負荷ネットワークは、XTAL IN/EXT CLK および XTAL OUT ピンに接続できます。代わりに、27MHz LVCMOS 互換クロック信号を XTAL IN/EXT CLK に入力できます。適切な水晶クロックのパラメータを Table 4 に示しています。

TABLE 4. 水晶パラメータ

パラメータ	値
周波数	27MHz
周波数の安定性	推奨ドライブ・レベルで ± 50ppm
動作モード	基本モード、パラレル共振
負荷容量	20pF
シヤント容量	7pF
直列抵抗	40 Ω 最大値
推奨ドライブ・レベル	100 μW
最大ドライブ・レベル	500 μW
動作温度範囲	- 10 °C ~ + 60 °C

アプリケーション情報

Figure 4 は、LMH0356 のアプリケーション回路を示しています。




FIGURE 4. Application Circuit

ENABLE は内部でプルアップされ、デフォルトでデバイスがイネーブルになります。このピンを Low にプルダウンすると LMH0356 をパワーダウン・モードに設定できます。

BYPASS/AUTO BYPASS は内部でプルダウンされ、デフォルトで自動バイパス・モードがイネーブルになります。このピンを High にプルアップすると、強制的に LMH0356 にすべてのデータをバイパスさせることができます。

OUTPUT MUTE は内部でプルアップされ、デフォルトで出力がイネーブルになります。このピンを Low にプルダウンすると、出力をミュートすることができます。

XTAL IN/EXT CLK ピンと XTAL OUT ピンには、27MHz の水晶発振器と適切な負荷を接続しています。水晶発振器は Table 4 に記載されたパラメータに合わせる必要があります。または、27MHz LVCMOS 互換クロック信号を XTAL IN/EXT CLK に入力することもできます。

アクティブ High の LOCK DETECT 出力は、適切なデータが受信され、PLL がロックされていることを示します。

ケーブル・ドライバのエッジ・レートを SMPTE 準拠に適切に設定するために、SD/HD 出力を使用して SDI ケーブル・ドライバ (LMH0302 など) の SD/HD ピンを駆動することができます。

これは LMH0356 がロックされていないときはデフォルトで HD/3G (Low) になっています。

SCO_EN は内部でプルダウンされ、第 2 出力 (SCO/SDO2) がデータを出力するよう設定されています。このピンを High にプルアップすると、第 2 出力をシリアル・クロックとして設定できます。

外付けループ・フィルタ・コンデンサ (LF1 と LF2 の間) は 56nF にします。使用可能なのはこの値のみです。ループ・フィルタ・コンデンサは変更しないでください。

RATE0 と RATE1 は内部でプルダウンされ、デフォルトで自動レート検出モードが選択されます。これらのピンは、デバイスを SD モードまたは HD/3G モードに設定するために使用することもできます。

SEL0 と SEL1 は内部でプルダウンされ、デフォルトで SDI0 入力を選択されます。

入力は LVPECL 互換です。LMH0356 は広い入力共通モード範囲を持ち、ほとんどの場合入力は DC 結合されます。DC 結合では、入力は「DC 電氣的特性」に規定された共通モード範囲内に保持する必要があります。

アプリケーション情報 (つづき)

Figure 5 は、LMH0344 ケーブル・イコライザと LMH0356 の間の DC 結合されたインタフェースの例を示しています。LMH0344 の出力コモンモード電圧と電圧振幅は、LMH0356 の入力コモンモード電圧と電圧振幅の範囲内にあります。この図では、LMH0344 ケーブル・イコライザは同軸ケーブルを通ってきた信号を復元します。LMH0356 FR4 イコライザは、FR4 配線に起因する損失を受けた後の信号を復元します。LMH0356 入力は $50\ \Omega$ の内部終端 ($100\ \Omega$ 差動) により伝送ラインを終端するので、追加のコンポーネントは必要ありません。

出力は LVPECL 互換です。SDO は一次データ出力であり、SCO/SDO2 は二次出力です。これは、シリアル・クロックまたは第 2 データ出力として設定される場合があります。どちらの出力も常にアクティブです。LMH0356 の出力は、LMH0356 と受

信デバイスのコモンモード範囲が互換である限り、受信デバイスの入力と DC 結合されます。

Figure 6 は、LMH0356 と LMH0302 ケーブル・ドライバの間の DC 結合するインタフェースの例を示しています。図に示すように、必要となるのは $100\ \Omega$ 差動終端だけです。抵抗は可能な限り LMH0302 に近い位置に配置してください。必要に応じて、 $100\ \Omega$ の抵抗 1 個の代わりに、 $50\ \Omega$ の抵抗 2 個とセンター・タップのコンデンサ 1 個でこのネットワークをグラウンドに終端できます。

LMH0356 には複数のグラウンド接続がありますが、第 1 のグラウンド接続は面積の大きい露出 DAP です。DAP は LMH0356 を適切に作動させるためにグラウンドに接続する必要があります。




FIGURE 5. DC Input Interface








FIGURE 6. DC Output Interface

外形寸法図 特記のない限り inches (millimeters)




DIMENSIONS ARE IN MILLIMETERS
DIMENSIONS IN () FOR REFERENCE ONLY






SQA48A (Rev B)

48-Pin LLP
Order Number LMH0356SQ
NS Package Number SQA48A



DIMENSIONS ARE IN MILLIMETERS
DIMENSIONS IN () FOR REFERENCE ONLY



SQF40A (Rev B)

40-Pin LLP
Order Number LMH0356SQ-40
NS Package Number SQF40A

このドキュメントの内容はナショナル セミコンダクター社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター社は製品適用の援助や購入者の製品設計に対する義務を負いかねます。ナショナル セミコンダクター社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター社との取引条件で規定される場合を除き、ナショナル セミコンダクター社は一切の義務を負わないものとし、また、ナショナル セミコンダクター社の製品の販売か使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター社の製品は、ナショナル セミコンダクター社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは支持するものをいい、ラベルにより表示される使用方法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

National Semiconductor とナショナル セミコンダクターのロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランドや製品名は各権利所有者の商標または登録商標です。

Copyright © 2011 National Semiconductor Corporation

製品の最新情報については www.national.com をご覧ください。

ナショナル セミコンダクター ジャパン 株式会社

本社 / 〒135-0042 東京都江東区木場 2-17-16 TEL.(03)5639-7300

技術資料 (日本語 / 英語) はホームページより入手可能です。

www.national.com/jpn/

ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしていません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えたり、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光が当たる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
 4. 機械的衝撃
 - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上