

LMH6733

LMH6733 Single Supply, 1.0 GHz, Triple Operational Amplifier



Literature Number: JAJ7AL7



LMH6733

単一電源、1.0GHz、トリプル・オペアンプ

概要

LMH6733 は、高速かつ低消費電力が要求される用途向けに設計された、広帯域のトリプル・オペアンプです。入力電圧範囲と出力電圧振幅は、最低 3V から $\pm 6V$ までの電源電圧動作するように最適化されています。ナショナル セミコンダクターの電流帰還型設計のメリットを活かすことにより、LMH6733 は $\pm 1 \sim \pm 10$ の範囲のゲインを設定できるだけでなく、ユニティ・ゲインでも外部位相補償回路なしで安定した動作を行います。各アンプは、 $2V/V$ のゲインで 650MHz の小信号帯域幅を備え、 $2.1nV/\sqrt{Hz}$ の低入力換算ノイズ、および単一 5V 電源電圧でわずか 5.5mA (アンプあたり) の消費電流を特長とします。

LMH6733 は、レイアウトが容易なフロースルー・ピン配置の 16 ピン SSOP パッケージで提供され、LMH6738 とのピン互換性も備えます。アンプごとに、個別のシャットダウン・ピンが備わっています。


特長

- 3 ~ 12V 単一電源の電源電圧範囲
- $\pm 1.5V \sim \pm 6V$ 正負 2 電源の電源電圧範囲
- 1.0GHz の - 3dB 小信号帯域幅 ($A_V = +1, V_S = \pm 5V$)
- 650MHz の - 3dB 小信号帯域幅 ($A_V = +2, V_S = 5V$)
- 低消費電流 (アンプあたり 5.5mA, $V_S = 5V$)
- $2.1nV/\sqrt{Hz}$ の入力ノイズ電圧
- 3750V/ μs スルーレート
- 70mA の線形出力電流
- 各電源レールから 1V までの CMIR および出力振幅

アプリケーション

- HDTV コンポーネント・ビデオ・ドライバ
- 高解像度プロジェクタ
- フラッシュ A/D コンバータ用ドライバ
- D/A トランスインピーダンス・バッファ
- 広帯域ダイナミック・レンジ IF アンプ
- レーダ / 通信機器
- DDS ポスト・アンプ
- 広帯域反転アンプ
- ライン・ドライバ

ピン配置図



製品情報

Package	Part Number	Package Marking	Transport Media	NSC Drawing
16-pin SSOP	LMH6733MQ	LH6733MQ	95 Units/Rail	MQA16
	LMH6733MQX		2.5k Units Tape and Reel	

VIP10™ はナショナル セミコンダクターの商標です。

絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。
関連する電気的信頼性試験方法の規格を参照ください。

ESD 耐圧 (Note 2)

人体モデル	2000V
マシン・モデル	200V

電源電圧 ($V^+ - V^-$) 13.2V

I_{OUT} (Note 3)

同相入力電圧範囲 $\pm V_{CC}$

最大接合部温度 + 150

保存周囲温度範囲 - 65 ~ + 150

ハンダ付け情報

赤外線または対流方式 (20 秒) 235

流動ハンダ付け (10 秒) 260

保存周囲温度範囲 - 65 ~ + 150

動作定格 (Note 1)

熱抵抗

パッケージ (JC) (JA)

16ピン SSOP 36 /W 120 /W

温度範囲 (Note 4) - 40 + 85

電源電圧 ($V^+ - V^-$) 3V ~ 12V

5V 電気的特性 (Note 5)

特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100 \Omega$ 、 $R_F = 340 \Omega$ 。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
Frequency Domain Performance						
UGBW	-3 dB Bandwidth	Unity Gain, $V_{OUT} = 200 \text{ mV}_{PP}$		870		MHz
SSBW	-3 dB Bandwidth	$V_{OUT} = 200 \text{ mV}_{PP}$, $R_L = 100\Omega$		650		MHz
SSBW		$V_{OUT} = 200 \text{ mV}_{PP}$, $R_L = 150\Omega$		685		
LSBW		$V_{OUT} = 2 \text{ V}_{PP}$		480		
0.1 dB BW	0.1 dB Gain Flatness	$V_{OUT} = 200 \text{ mV}_{PP}$		320		MHz
Time Domain Response						
TRS	Rise and Fall Time (10% to 90%)	2V Step		0.8		ns
SR	Slew Rate	2V Step		1900		V/ μ s
t_s	Settling Time to 0.1%	2V Step		10		ns
t_e	Enable Time	From $\overline{\text{Disable}} = \text{Rising Edge}$		10		ns
t_d	Disable Time	From $\overline{\text{Disable}} = \text{Falling Edge}$		15		ns
Distortion						
HD2L	2 nd Harmonic Distortion	2 V_{PP} , 10 MHz		-63		dBc
HD3L	3 rd Harmonic Distortion	2 V_{PP} , 10 MHz		-73		dBc
Equivalent Input Noise						
V_N	Non-Inverting Voltage	>10 MHz		2.1		nV/ $\sqrt{\text{Hz}}$
I_{CN}	Inverting Current	>10 MHz		18.6		pA/ $\sqrt{\text{Hz}}$
N_{CN}	Non-Inverting Current	>10 MHz		26.9		pA/ $\sqrt{\text{Hz}}$
Video Performance						
DG	Differential Gain	4.43 MHz, $R_L = 150\Omega$		0.03		%
DP	Differential Phase	4.43 MHz, $R_L = 150\Omega$		0.025		deg
Static, DC Performance						
VIO	Input Offset Voltage (Note 7)			0.4	2.0 2.5	mV
IBN	Input Bias Current (Note 7)	Non-Inverting	2	16.7	28 32	μ A
IBI	Input Bias Current (Note 7)	Inverting		1.0	17 19	μ A
PSRR	Power Supply Rejection Ratio (Note 7)	+PSRR	59 59	61		dB
		-PSRR	58 57	61		

5V 電気的特性 (Note 5) (つづき)特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100$ 、 $R_F = 340$ 。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMRR	Common Mode Rejection Ratio (Note 7)		52 51.5	54.5		dB
XTLK	Crosstalk	Input Referred, $f = 10$ MHz, Drive Channels A,C Measure Channel B		-80		dB
I_{CC}	Supply Current (Note 7)	All Three Amps Enabled, No Load		16.7	18	mA
	Supply Current Disabled V^+	$R_L = \infty$		1.54	1.8	mA
	Supply Current Disabled V^-	$R_L = \infty$		0.75	1.8	mA
Miscellaneous Performance						
R_{IN+}	Non-Inverting Input Resistance			200		k Ω
C_{IN+}	Non-Inverting Input Capacitance			1		pF
R_{IN-}	Inverting Input Impedance	Output Impedance of Input Buffer.		27		Ω
R_O	Output Impedance	DC		0.05		Ω
V_O	Output Voltage Range (Note 7)	$R_L = 100\Omega$	1.25-3.75 1.3-3.7	1.12-3.88		V
		$R_L = \infty$	1.11-3.89 1.15-3.85	1.03-3.97		
CMIR	Common Mode Input Range (Note 7)	CMRR > 40 dB	1.1-3.9 1.2-3.8	1.0-4.0		V
I_O	Linear Output Current (Notes 3, 7)	$V_{IN} = 0V$, $V_{OUT} < \pm 42$ mV	± 50	± 60		mA
I_{SC}	Short Circuit Current (Note 6)	$V_{IN} = 2V$ Output Shorted to Ground		170		mA
I_{IH}	Disable Pin Bias Current High	$\overline{\text{Disable Pin}} = V^+$		-72		μA
I_{IL}	Disable Pin Bias Current Low	$\overline{\text{Disable Pin}} = 0V$		-360		μA
$V_{D\text{MAX}}$	Voltage for Disable	$\overline{\text{Disable Pin}} \leq V_{D\text{MAX}}$		3.2		V
$V_{D\text{MIN}}$	Voltage for Enable	$\overline{\text{Disable Pin}} \geq V_{D\text{MIN}}$		3.6		V

 $\pm 5V$ 電気的特性 (Note 5)特記のない限り、 $A_V = +2$ 、 $V_{CC} = \pm 5V$ 、 $R_L = 100$ 、 $R_F = 383$ 。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
Frequency Domain Performance						
UGBW	-3 dB Bandwidth	Unity Gain, $V_{OUT} = 200$ mV _{PP}		1000		MHz
SSBW	-3 dB Bandwidth	$V_{OUT} = 200$ mV _{PP} , $R_L = 100\Omega$		830		MHz
SSBW		$V_{OUT} = 200$ mV _{PP} , $R_L = 150\Omega$		950		
LSBW		$V_{OUT} = 2$ V _{PP}		600		
0.1 dB BW	0.1 dB Gain Flatness	$V_{OUT} = 200$ mV _{PP}		350		MHz
Time Domain Response						
TRS	Rise and Fall Time (10% to 90%)	2V Step		0.7		ns
TRL		5V Step		0.8		
SR	Slew Rate	4V Step		3750		V/ μs
t_s	Settling Time to 0.1%	2V Step		10		ns
t_e	Enable Time	From $\overline{\text{Disable}}$ = Rising Edge		10		ns
t_d	Disable Time	From $\overline{\text{Disable}}$ = Falling Edge		15		ns
Distortion						
HD2L	2 nd Harmonic Distortion	2 V _{PP} , 10 MHz		-72		dBc
HD3L	3 rd Harmonic Distortion	2 V _{PP} , 10 MHz		-63		dBc
Equivalent Input Noise						
V_N	Non-Inverting Voltage	>10 MHz		2.1		nV/ \sqrt{Hz}
I_{CN}	Inverting Current	>10 MHz		18.6		pA/ \sqrt{Hz}

± 5V 電気的特性 (Note 5) (つづき)

特記のない限り、 $A_V = +2$ 、 $V_{CC} = \pm 5V$ 、 $R_L = 100$ 、 $R_F = 383$ 。

Symbol	Parameter	Conditions	Min	Typ	Max	Units
N_{CN}	Non-Inverting Current	>10 MHz		26.9		$\mu A/\sqrt{Hz}$

Video Performance

DG	Differential Gain	4.43 MHz, $R_L = 150\Omega$		0.03		%
DP	Differential Phase	4.43 MHz, $R_L = 150\Omega$		0.03		Deg

Static, DC Performance

VIO	Input Offset Voltage (Note 7)			0.6	2.2 2.5	mV
IBN	Input Bias Current (Note 7)	Non-Inverting	-14 -19	3.5	19 24	μA
IBI	Input Bias Current (Note 7)	Inverting		5	23 26	μA
PSRR	Power Supply Rejection Ratio (Note 7)	+PSRR	59	61.5		dB
		-PSRR	58	61		
CMRR	Common Mode Rejection Ratio (Note 7)		53 52.5	55		dB
XTLK	Crosstalk	Input Referred, $f = 10$ MHz, Drive Channels A,C Measure Channel B		-80		dB
I_{CC}	Supply Current (Note 7)	All Three Amps Enabled, No Load		19.5	20.8 22.0	mA
	Supply Current Disabled V+	$R_L = \infty$		1.54	1.8	mA
	Supply Current Disabled V-	$R_L = \infty$		0.75	1.8	mA

Miscellaneous Performance

R_{IN+}	Non-Inverting Input Resistance			200		k Ω
C_{IN+}	Non-Inverting Input Capacitance			1		pF
R_{IN-}	Inverting Input Impedance	Output Impedance of Input Buffer		30		Ω
R_O	Output Impedance	DC		0.05		Ω
V_O	Output Voltage Range (Note 7)	$R_L = 100\Omega$	± 3.55 ± 3.5	± 3.7		V
		$R_L = \infty$	± 3.85	± 4.0		
CMIR	Common Mode Input Range (Note 7)	CMRR > 43 dB	± 3.9 ± 3.8	± 4.0		V
I_O	Linear Output Current (Notes 3, 7)	$V_{IN} = 0V$, $V_{OUT} < \pm 42$ mV	70	± 80		mA
I_{SC}	Short Circuit Current (Note 6)	$V_{IN} = 2V$ Output Shorted to Ground		237		mA
I_{IH}	Disable Pin Bias Current High	Disable Pin = V+		-72		μA
I_{IL}	Disable Pin Bias Current Low	Disable Pin = 0V		-360		μA
V_{DMAX}	Voltage for Disable	Disable Pin $\leq V_{DMAX}$		3.2		V
V_{DMIM}	Voltage for Enable	Disable Pin $\geq V_{DMIM}$		3.6		V

Note 1: 絶対最大定格とは、デバイスに破壊が発生する可能性のあるリミット値をいいます。動作定格とはデバイスが機能する条件を示しますが、特定の性能を保証するものではありません。仕様および試験条件の保証値に関して「電気的特性」を参照してください。

Note 2: 人体モデル適用規格 MIL-STD-883、Method 3015.7
マシン・モデル適用規格 JESD22-A115-A (ESD MM std. of JEDEC)
電場 (界) 誘導帯電モデル適用規格 JESD22-C101-C (ESD FICDM std. of JEDEC)

Note 3: 最大出力電流 (I_{OUT}) はデバイスの最大消費電力で決まります。詳細は「アプリケーション情報」の「消費電力」を参照してください。

Note 4: 最大消費電力は、 $T_J(MAX)$ 、 J_A の関数として求めることができます。任意の周囲温度での最大許容電力損失は、 $P_D = (T_J(MAX) - T_A) / J_A$ です。すべての数値は、プリント基板に直接ハンダ付けしたパッケージを対象とします。

Note 5: 「電気的特性」の値は、記載温度の工場出荷試験条件にのみ適用されます。工場試験条件で生じる自己発熱は、 $T_J = T_A$ となる程度にきわめてわずかです。自己発熱によって $T_J > T_A$ となる条件下では、「電気的特性」表記載のパラメータは保証されません。


Note 6: 短絡電流は 10 秒を超えて流してはなりません。詳細は「アプリケーション情報」の「消費電力」を参照してください。

Note 7: パラメータは 25 で全数テストされます。


代表的な性能特性

特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100$ 、 $R_F = 340$


Large Signal Frequency Response




Large Signal Frequency Response




Small Signal Frequency Response




Frequency Response vs. V_{OUT}



Frequency Response vs. Supply Voltage




Gain Flatness




代表的な性能特性 (つづき)

特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100\ \Omega$ 、 $R_F = 340\ \Omega$


Pulse Response




Crosstalk vs. Frequency




Distortion vs. Frequency




Distortion vs. Output Voltage



Small Signal Frequency Response vs. R_L




Frequency Response vs. Capacitive Load




代表的な性能特性 (つづき)

特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100$ 、 $R_F = 340$


Series Output Resistance vs. Capacitive Load




PSRR vs. Frequency




CMRR vs. Frequency




Closed Loop Output Impedance |ZI|



Disabled Channel Isolation vs. Frequency






Disable Timing



代表的な性能特性 (つづき)


特記のない限り、 $A_V = +2$ 、 $V_{CC} = 5V$ 、 $R_L = 100$ 、 $R_F = 340$




代表的な性能特性

特記のない限り、 $A_V = +2$ 、 $V_{CC} = \pm 5V$ 、 $R_L = 100$ 、 $R_F = 383$


Large Signal Frequency Response




Large Signal Frequency Response




Small Signal Frequency Response




Frequency Response vs. V_{OUT}



Frequency Response vs. Supply Voltage




Gain Flatness




代表的な性能特性 (つづき)

特記のない限り、 $A_V = +2$ 、 $V_{CC} = \pm 5V$ 、 $R_L = 100$ 、 $R_F = 383$


Pulse Response




Crosstalk vs. Frequency




Distortion vs. Output Voltage



Distortion vs. Frequency



DC Errors vs. Temperature



アプリケーション情報




FIGURE 1. Recommended Non-Inverting Gain Circuit





FIGURE 2. Recommended Inverting Gain Circuit

一般情報

LMH6733 は電流帰還型高速アンプで、高速、低歪みを実現するように最適化されています。LMH6733 は内部にグラウンド基準を持たないため、単一電源でも正負 2 電源でも使用可能です。

帰還抵抗の選択

電流帰還型オペアンプの特長の 1 つは、帰還抵抗 (R_F) を適切に選択すれば、ゲインによらず適切な周波数応答を維持できることです。「電気的特性」と「代表的な性能特性」の特性図では、 R_F が 340 Ω 、+ 2V/V のゲイン、 $\pm 2.5V$ 電源での動作を示しています (特記のない場合)。一般に、 R_F を推奨値より小さくすると周波数応答はピークを持ち帯域幅は広くなり、逆に R_F を大きくするとローカット周波数が低くなります。 R_F の値を推奨値より極端に小さくした場合、オーバーシュート、リングング、発振の原因になります。

FIGURE 3. Recommended R_F vs. Gain

ゲイン $\pm 1 \sim \pm 10$ での帰還抵抗値の選択については、Figure 3 を参照してください。なおアプリケーションに応じて条件が異なるため、与えられた回路で最適な R_F を求めるには、実験が有効です。一般的に、ピークが約 0.1dB となるように R_F 値を選択すれば、安定性と帯域の両方を最適なバランスで確保できます。電流帰還型アンプでは、出力を反転入力に直接接続できません。LMH6733 をバッファとして使う場合は、動作を安定させるために 324 Ω の帰還抵抗が必要です。

LMH6733 は高速動作に最適化されています。Figure 3 に示すように、高いゲインほど R_F の推奨値は小さくなります。入力バッファの入インピーダンスによって、 R_G の現実的な最小値を元に R_F の現実的な下限値が決まります。この制約は反転構成と非反転構成の両方に適用されます。LMH6733 の反転入力の入力インピーダンスはおよそ 30 Ω で、 R_G の現実的な下限は 20 Ω です。 R_G が入力バッファ・インピーダンスに近い場合、LMH6733 はゲイン帯域が制限された状態で動作します。 R_G を 20 Ω 以下にしてもアンプは良好に動作しますが、理想モデルから見込まれる結果よりも明らかに異なる結果が得られる場合があります。特に、反転入力と非反転入力との電位差は、理想モデルでの仮定より実際のほうが大きくなると考えられます。

反転ゲインのアプリケーションで入力インピーダンスを整合させる必要がある場合は、ゲインの自由度が若干制限されます (特に最大帯域が必要な場合)。ソースから見えるインピーダンスは $R_G || R_T$ です (R_T はオプション)。 R_G の値は $R_F / \text{ゲイン}$ です。したがって、反転ゲインを - 5V/V とし、 R_F を最適値に設定した場合、入力インピーダンスは 55 Ω に等しくなります。終端抵抗を使用すれば 25 Ω の信号ソースとの整合は可能ですが、例えば 150 Ω の信号ソースとの整合は原理的に不可能です。150 Ω の信号ソースと整合させるためには、1050 Ω の帰還抵抗が必要となり、その結果、帯域幅が減少します。

詳細は「アプリケーション・ノート OA-13」を参照してください。OA-13 には電流帰還型オペアンプでの R_F と閉ループ周波数応答の関係について記載しています。LMH6733 の反転入力インピーダンス値は約 30 Ω です。LMH6733 はゲイン + 1 \sim + 10V/V と - 1 \sim - 9V/V の範囲で最適な性能を発揮するように設計されています。それより大きいゲイン構成は可能ですが、ゲインを大きくするほど、標準的な電圧帰還型アンプと同じように帯域幅は狭くなります。

アプリケーション情報 (つづき)

アクティブ・フィルタ

電流帰還型オペアンプをアクティブ・フィルタとして使用する場合、リアクティブ素子の選択には十分な注意が必要です。帰還抵抗の値を小さくすると、特に高い周波数領域ではば確実に安定性の問題が生じます。同様に、反転入力に容量性成分を与えることも避けなければなりません。電流帰還型オペアンプをアクティブ・フィルタ・アプリケーションに適用する場合、詳細はアプリケーション・ノート OA-07 と OA-26 を参照してください。

LMH6733をローパス・フィルタとして使用する場合、「 R_F vs. Gain」の両グラフに推奨されている値より大幅に R_F の値を小さくできます。 R_F を小さくすると高い周波数でゲインを大きくできるメリットが生まれ、ストップ・バンドの減衰が改善されます。ストップ・バンドの追加デバイス帯域が、入力信号を増幅する方向ではなくキャンセルする方向に働くため、安定性の問題は生じません。 R_F を変更するメリットは実際の回路設計によって異なります。なお、ハイパス・フィルタ構成の場合は R_F を小さくするとデバイスの不安定性を招く可能性があるため、推奨できません。




FIGURE 4. Typical Video Application




FIGURE 5. Decoupling Capacitive Loads

容量性負荷の駆動

容量性出力負荷のアプリケーションでは、直列出力抵抗 R_{OUT} を使用すると負荷の影響を抑える効果が得られます。容量性負荷に対してアンプ出力を安定させるために直列出力抵抗 R_{OUT} を使用した例を Figure 5 に示します。5 ~ 120pF の容量性負荷は、リングング、周波数応答のピーキング、発振などが発生するため、最も注意を要します。"Frequency Response vs. Capacitive Load" のグラフに、容量性負荷を緩和するための直列出力抵抗の推奨値を示します。このグラフでは、周波数応答に現れるピークが 0.5dB 以下になるように抵抗値を選定しています。これにより、セトリング・タイムと帯域幅の間で最適なトレードオフが得られます。最大限の周波数応答を必要とする用途で、ある程度のピーク特性を許容できる場合は、 R_{OUT} の値を推奨値より若干小さくできます。

アプリケーション情報 (つづき)




FIGURE 6. AC Coupled Single Supply Video Amplifier

交流結合ビデオ

LMH6733 は、ゲイン 2 の 75 Ω 同軸を駆動する交流結合単一電源ビデオ・アンプとして使用できます。入力信号は、シンの有無により、コンポーネント Y_{PRPB} と RGB について公称値が 0.7V または 1.0V になります。R₁、R₂、R₃ は単に入力を入力の線形領域中心に設定し、C_{IN} はビデオをアンプの入力に交流結合します。

Figure 6 に示すように、アンプ U1 は閉ループ・ゲインが 2 の正ゲイン構成で使用されます。帰還抵抗 R_F は 340 Ω です。ゲイン抵抗は、2.5V に接続する 340 Ω のテブナン等価とした場合、R_G と R₄ の並列の組み合わせで形成されます。

75 Ω のバック終端抵抗 R₀ によって信号が分圧されて、V_{OUT} が V_{IN} のバッファされた値と等しくなります。バック終端によって、負荷からのどのような信号の反射も取り除かれます。入力終端抵抗 R_T は、オプションです。これは、入力ラインのマッチングが必要な場合のみ使用されます。アプリケーションによっては、値の小さいセラミック・コンデンサを、値が比較的大きいためにそれ自身が電解コンデンサである C₀ と並列に使用することが推奨されます。全周波数で低インピーダンス出力に改善するために、セラミック・コンデンサは、高周波での電解コンデンサ C₀ の誘導的な動作を分路することができます。

反転入力の寄生容量

寄生容量とは、意図せずに回路に付加されたすべての容量成分を指します。寄生容量は導体間の相互作用によって生まれます。ある程度は抑えられますが、完全に取り去ることはできません。さまざまな問題を生じさせる寄生容量の大半は、不適切なボード・レイアウトや不適切な伝送線路の終端に起因します。ボード・トレース上の寄生容量で生じる問題を低減する方法については、「基板レイアウト上の考慮事項」を参照してください。伝送線路は両端をその特性インピーダンスで終端する必要があります。

高速アンプは反転入力とグラウンドあるいは電源との間に存在する容量成分に敏感です。これは高周波領域でゲインのピークとして現れます。容量成分によって高周波領域で R_G が見かけ上小さくなり、結果的にデバイスのゲインが大きくなりピークが生じます。出力に容量性負荷が接続されていると、この効果が強く現れるようになります。一般に、反転入力と出力の両方で、不要な寄生容量の発生を避けるようにします。

この問題の対策として考えられる一案は、帰還抵抗 (とゲイン) を若干大きめ (高め) に設定することです。大きな帰還抵抗値は高

周波のゲイン・ピークを相殺するように働きますが、他のパラメータにはそれほど影響を与えません。デバイスの出力の他に反転入力にも容量成分が存在する場合は、「容量性負荷の駆動」に記載したように、出力に直列抵抗を接続する方法が効果的です。

基板レイアウト上の考慮事項

基板レイアウトに関して疑問が生じたときは、評価用ボードを設計ガイドラインとして参照してください。LMH730275 は LMH6733 のサンプルとともに供給される評価ボードです。

寄生容量を減らすために、入力と出力ピンの近くにはグラウンド・プレーンと電源プレーンを配置しないようにしてください。また、帰還ループ内の部品はデバイスのできるだけ近くに実装してください。長い配線を使用する場合は、両端でインピーダンス整合を行い、インピーダンスを管理してください。

バイパス・コンデンサは、デバイスの可能な限り近くに配置しなければなりません。各電源レールからグラウンドへのバイパスは、大容量のコンデンサと小容量のコンデンサをペアにして適用してください。大容量の電解コンデンサはデバイスから離して配置してもかまいませんが、小容量のセラミック・コンデンサはデバイスの可能な限り近くに配置します。LMH6733 は電源バイパス性能を高めるために複数の電源ピンとグラウンド・ピンを備えています。各ピンに個別のバイパス・コンデンサを接続するのが理想的です。バイパス・コンデンサを複数ピンで共有すると、特に電源トレースが長い場合やパターン銅厚みが薄い場合に、二次高調波性能が若干低下します。Figure 1 ~ 2 で C_{SS} はオプションですが、二次高調波歪みを抑えるためには追加を推奨します。C_{SS} の代わりに 0.01 μF と 0.1 μF のセラミック・コンデンサをペアで使用して各電源をバイパスする方法もあります。

ビデオ性能

LMH6733 は、HDTV や高精細 VGA など、さまざまなフォーマットの民生品質のビデオ信号に対して優れた性能を発揮するように設計されています。NTSC 信号と PAL 信号は、ほとんど劣化しません。最適な性能はバック終端負荷 (伝送線路の後方側 (ドライバ側) に終端抵抗を設けた負荷) との組み合わせで得られます。バック終端は伝送線路からの反射を抑え、伝送線路とそのほかの寄生容量の存在をアンプの出力段から効果的に遮断します。75 Ω ケーブルを駆動する代表的な回路例を Figure 4 に示します。R_{OUT} に生じる 6dB の減衰を相殺するために、アンプのゲインを 2 に設定しています。

アプリケーション情報 (つづき)




FIGURE 7. Maximum Power Dissipation

消費電力

LMH6733 は、小型の SSOP-16 標準パッケージで最高の速度と性能が得られるよう最適化されています。高い性能レベルを実現した LMH6733 は、パッケージの消費電力上限を考慮する際に無視し得ないほどの、かなりの待機時電流を消費します。待機時電流はヒートシンクを使わない場合に接合部温度をおよそ 40 上昇させます ($V_S = \pm 5V$ 、3 チャンネルすべてオン)。したがって、接合部温度が絶対最大定格 150 を超えないことを確認するために、事前の十分な検討が必要であることは容易に理解されます。

最大の出力駆動能力と最高の性能を確保するため、サーマル・シャットダウン回路は内蔵されていません。このため、全体的な消費電力 (3 チャンネル) が原因で T_{JMAX} を超えることがないようにすることが最も重要です。

75 のバック終端を有する RGB アナログ・ビデオ・システムに LMH6733 を使用した場合 (出力電圧 $2V_{pp}$)、全消費電力はおおよそ 305mW となり、そのうちの 220mW はデバイスが待機状態で消費する電力です (0V の出力黒レベル)。ヒートシンクを使用しない場合、周囲温度を 85 とすると、接合部温度はおおよそ 120 に達します。

接合部温度を下げるには幾つかの方法があります。最も単純な方法は強制空冷です。SSOP-16 パッケージに外付けヒートシンクを装着する方法もあります。または、基板上に銅箔エリアを設けてヒートシンクとして使う方法もあります。

基板上的銅箔エリアを使った熱の放散は、SSOP-16 パッケージ (などのプラスチック・パッケージ) の接合部温度を下げる効率的な方法のひとつです。放熱対策を行わない場合、パッケージの熱は、主にダイからメタル・リードフレーム (パッケージ内部) に伝わり、接続リードを経由して周囲の銅箔へと伝わっていきます。高周波性能を維持しようとするデバイス・ピン周辺に十分な銅箔エリアを配置できないので、パッケージの下部の基板に銅箔エリアを設けることが最も適切です。高い熱伝導性を持つギャップ・フィラー (熱伝導性エラストマ) を使用すると、熱をパッケージ下面から回路基板の銅箔に伝えます。回路基板裏面のグラウンド・プレーンまたは電源プレーンとの間にビアを設ければ放熱効率は一層向上します。表面に銅箔エリアを設けて裏面にビアを設ける組み合わせも考えられます。

LMH6733 の最大消費電力は次の手順により求められます。

1. 待機時 (無負荷) 電力を求めます。 $P_{AMP} = I_{CC} \times (V_S)$ 、ここで、 $V_S = V^+ - V^-$ です。

2. 出力段での RMS 電力の計算式は次のとおりです。

$P_D (rms) = rms((V_S - V_{OUT}) \times I_{OUT})$ 、 V_{OUT} と I_{OUT} は外部負荷両端の電圧と電流、 V_S は全電源電圧です。

3. 全体の RMS 電力を求めます。 $P_T = P_{AMP} + P_D$

与えられた温度条件でパッケージが放熱できる LMH6733 の最大電力は、次の式で得られます (Figure 7 を参照)。

$P_{MAX} = (150 / W - T_{AMB}) / J_A$ 、 T_{AMB} は周囲温度 ()、 J_A は与えられたパッケージの接合部と周囲間の熱抵抗 (/W) です。SSOP パッケージの J_A は 120 /W です。

ESD 保護

LMH6733 のすべてのピンには静電破壊 (ESD) に対する保護回路が内蔵されています。LMH6733 は人体モデルで 2000V、マシン・モデルで 200V までの放電事象に対して耐圧を持っています。

閉ループ動作の状態では ESD ダイオードは回路性能にはなんら影響を与えません。しかし、条件によっては ESD ダイオードの存在が顕在化する場合があります。LMH6733 の電源の切断時に LMH6733 が大信号で駆動されると、ESD ダイオードが導通します。

ESD ダイオードを流れる電流は、電源ピンを流れてチップから流れ出るか、またはデバイス内部を流れます。このため、入力ピンに大信号が印加された状態でチップの電源が投入される可能性があります。電源の各ピンを相互に接続しておけば、入力ピンの信号によってチップの電源が投入されることはありません。


評価用ボード

高い周波数で動作するプリント基板のレイアウト・ガイドライン、デバイスの試験と特性評価用ツールとして、ナショナル セミコンダクターでは以下の評価用ボードを用意しています。本データシートのグラフの多くは、この評価用ボードを使用して測定されています。

デバイス	パッケージ	評価用ボード 部品番号
LMH6733MQ	SSOP	LMH730275

評価用ベア・ボードは、ナショナル セミコンダクターにサンプルをお申し込みいただく際に注文できます。

外形寸法図 特記のない限り inches (millimeters)



DIMENSIONS ARE IN INCHES
DIMENSIONS IN () FOR REFERENCE ONLY

MQA16 (Rev B)

16-Pin SSOP
NS Package Number MQA16

このドキュメントの内容はナショナル セミコンダクター 社製品の関連情報として提供されます。ナショナル セミコンダクター社は、この発行物の内容の正確性または完全性について、いかなる表明または保証もいたしません。また、仕様と製品説明を予告なく変更する権利を有します。このドキュメントはいかなる知的財産権に対するライセンスも、明示的、黙示的、禁反言による惹起、またはその他を問わず、付与するものではありません。

試験や品質管理は、ナショナル セミコンダクター 社が自社の製品保証を維持するために必要と考える範囲に用いられます。政府が課す要件によって指定される場合を除き、各製品のすべてのパラメータの試験を必ずしも実施するわけではありません。ナショナル セミコンダクター 社は製品適用の援助や購入者の製品設計に対する義務は負いかねます。ナショナル セミコンダクター 社の部品を使用した製品および製品適用の責任は購入者にあります。ナショナル セミコンダクター 社の製品を用いたいかなる製品の使用または供給に先立ち、購入者は、適切な設計、試験、および動作上の安全手段を講じなければなりません。

それら製品の販売に関するナショナル セミコンダクター 社との取引条件で規定される場合を除き、ナショナル セミコンダクター 社は一切の義務を負わないものとし、また、ナショナル セミコンダクター 社の製品の販売が使用、またはその両方に関連する特定目的への適合性、商品の機能性、ないしは特許、著作権、または他の知的財産権の侵害に関連した義務または保証を含むいかなる表明または黙示的保証も行いません。

生命維持装置への使用について

ナショナル セミコンダクター 社の製品は、ナショナル セミコンダクター 社の最高経営責任者 (CEO) および法務部門 (GENERAL COUNSEL) の事前の書面による承諾がない限り、生命維持装置または生命維持システム内のきわめて重要な部品に使用することは認められていません。

ここで、生命維持装置またはシステムとは (a) 体内に外科的に使用されることを意図されたもの、または (b) 生命を維持あるいは支持するものをいい、ラベルにより表示される使用方法に従って適切に使用された場合に、これの不具合が使用者に身体的障害を与えると予想されるものをいいます。重要な部品とは、生命維持にかかわる装置またはシステム内のすべての部品をいい、これの不具合が生命維持用の装置またはシステムの不具合の原因となりそれらの安全性や機能に影響を及ぼすことが予想されるものをいいます。

National Semiconductor とナショナル セミコンダクター のロゴはナショナル セミコンダクター コーポレーションの登録商標です。その他のブランドや製品名は各権利所有者の商標または登録商標です。

Copyright © 2007 National Semiconductor Corporation
製品の最新情報については www.national.com をご覧ください。

ナショナル セミコンダクター ジャパン株式会社

本社 / 〒 135-0042 東京都江東区木場 2-17-16 TEL.(03)5639-7300

技術資料 (日本語 / 英語) はホームページより入手可能です。

www.national.com/jpn/

ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated（TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしていません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えたり、保証もしくは承認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光が当たる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
 4. 機械的衝撃
 - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上