

MSPM0L130x ミックスド・シグナル・マイクロコントローラ

1 特長

- コア
 - Arm® 32 ビット Cortex®-M0+ CPU、最高 32MHz の周波数
- 動作特性
 - 拡張動作温度範囲: -40°C ~ 125°C
 - 広い電源電圧範囲: 1.62V ~ 3.6V
- メモリ
 - 最大 64KB のフラッシュ
 - 最大 4KB の SRAM
- 高性能アナログ ペリフェラル
 - 最大 10 の外部チャンネルを持つ 1 つの 12 ビット 1.68Msps アナログ / デジタル コンバータ (ADC)
 - 設定可能な 1.4V または 2.5V の内部 ADC リファレンス電圧 (VREF)
 - 2 つのゼロドリフト ゼロクロスオーバー チョップアンプ (OPA)
 - チョッピングによる 0.5µV/°C のドリフト
 - 6pA の入力バイアス電流¹
 - プログラム可能なゲイン段を内蔵 (1~32x)
 - 1 つの汎用アンプ (GPAMP)
 - 8 ビットリファレンス電圧 DAC を内蔵した 1 つの高速コンパレータ (COMP)
 - 伝搬遅延: 32ns
 - 最小 1µA 未満の低消費電力モード
 - ADC、OPA、COMP、DAC 間のアナログ接続をプログラム可能
 - 温度センサ内蔵
- 最適化された低消費電力モード
 - RUN: 71µA/MHz (CoreMark)
 - STOP: 4MHz で 151µA、32kHz で 44µA
 - STANDBY: 32kHz 16 ビット タイマ動作で 1.0µA、SRAM / レジスタを完全に保持、32MHz クロックでのウェークアップ時間 3.2µs
 - SHUTDOWN: 61nA (IO ウェークアップ可能)
- インテリジェントなデジタル ペリフェラル
 - 3 チャンネルの DMA コントローラ
 - 3 チャンネルのイベント ファブリック信号システム
 - 合計 8 つの PWM チャンネルをサポートする 4 つの 16 ビット汎用タイマ (それぞれに STANDBY モードでの低消費電力動作をサポートする 2 つのキャプチャ / 比較レジスタを内蔵)
 - ウィンドウ付きウォッチドッグ タイマ
- 豊富な通信インターフェイス
 - 2 つの UART インターフェイス。1 つは LIN、IrDA、DALI、スマートカード、マンチェスターをサ

¹ MSPM0L134x のみ

- 2 つの I²C インターフェイス。1 つは FM+ (1Mbit/s) をサポート。どちらも、SMBus、PMBus、STOP モードからのウェークアップをサポート。
- 1 つの SPI: 最大 16Mbit/s をサポート
- クロック システム
 - ±1.2% 精度の 4~32MHz の内部発振器 (SYSOSC)
 - ±3% 精度の 32kHz の低周波数内部発振器 (LFOSC)
- データの整合性
 - 巡回冗長性検査 (CRC-16 または CRC-32)
- 柔軟な I/O 機能
 - 最大 28 の GPIO
 - フェイルセーフ保護機能を備えた 2 つの 5V 許容オープンドレイン IO
- 開発サポート
 - 2 ピン シリアル ワイヤ デバッグ (SWD)
- パッケージ オプション
 - 32 ピン VQFN (RHB)
 - 32 ピン VSSOP (DGS)
 - 28 ピン VSSOP (DGS)
 - 24 ピン VQFN (RGE)
 - 20 ピン VSSOP (DGS)
 - 16 ピン SOT (DYY)
 - 16 ピン WQFN (RTR)
- ファミリの製品 ([「製品比較」](#)も参照)
 - MSPM0L13x3: 8KB のフラッシュ、2KB の RAM
 - MSPM0L13x4: 16KB のフラッシュ、2KB の RAM
 - MSPM0L13x5: 32KB のフラッシュ、4KB の RAM
 - MSPM0L13x6: 64KB のフラッシュ、4KB の RAM
- 開発キットとソフトウェア ([「ツールとソフトウェア」](#)も参照)
 - LP-MSPM0L1306 LaunchPad™ 開発キット
 - MSP ソフトウェア開発キット (SDK)

2 アプリケーション

- バッテリ充電 / 管理
- 電源と電力供給
- パーソナル・エレクトロニクス
- ビル・セキュリティと防火
- ネットワーク接続の周辺機器とプリンタ
- グリッド・インフラストラクチャ
- スマート・メーター
- 通信モジュール
- 医療 / ヘルスケア
- 照明器具



3 概要

MSPM0L134x および MSPM0L130x マイクロコントローラ (MCU) は、最高 32MHz の周波数で動作する拡張 Arm® Cortex®-M0+ コア・プラットフォームに基づく、MSP 高集積超低消費電力 32 ビット MSPM0 MCU ファミリの製品です。コスト最適化されたこれらの MCU は高性能アナログ・ペリフェラルを統合しており、-40°C~125°Cの拡張温度範囲をサポートしており、1.62V~3.6V の電源電圧で動作します。

MSPM0L134x および MSPM0L130x デバイスは、最大 64KB の組込みフラッシュ・プログラム・メモリと、最大 4KB の SRAM を内蔵しています。これらの MCU は $\pm 1.2\%$ の精度の高速オンチップ発振器を内蔵しているため、外部水晶振動子は不要です。追加機能には、3 チャンネル DMA、16 および 32 ビット CRC アクセラレータ、各種の高性能アナログ・ペリフェラル (1 つの設定可能内部リファレンス電圧付き 12 ビット 1.68MSPS ADC、1 つのリファレンス電圧 DAC 内蔵高速コンパレータ、2 つのゲインをプログラム可能なゼロドリフト・ゼロクロスオーバー・オペアンプ、1 つの汎用アンプ、1 つのオンチップ温度センサなど) が含まれます。これらのデバイスは、4 つの 16 ビット汎用タイマ、1 つのウィンドウ付きウォッチドッグ・タイマ、各種通信ペリフェラル (2 つの UART、1 つの SPI、2 つの I²C など) などのインテリジェントなデジタル・ペリフェラルも備えています。これらの通信ペリフェラルは LIN、IrDA、DALI、マンチェスター、スマート・カード、SMBus、PMBus プロトコルをサポートしています。

テキサス・インスツルメンツの MSPM0 低消費電力 MCU ファミリーは、各種のアナログおよびデジタル集積度のデバイスで構成されているため、お客様はプロジェクトのニーズを満たす MCU を見つけることができます。そのアーキテクチャと豊富な低消費電力モードは、携帯型測定アプリケーションで長いバッテリー駆動時間を実現するように最適化されています。

MSPM0L134x および MSPM0L130x MCU は、広範囲にわたるハードウェアおよびソフトウェアのエコシステムによってサポートされており、リファレンス・デザインやコード・サンプルによって設計を迅速に開始できます。開発キットには、購入可能な LaunchPad™ 開発キットと、ターゲット・ソケット・ボード用の設計ファイルが含まれています。また、テキサス・インスツルメンツは無償の MSP ソフトウェア開発キット (SDK) も提供しており、Code Composer Studio™ IDE デスクトップのコンポーネントとして利用できます。また、TI Resource Explorer ではクラウド・バージョンを利用できます。MSPM0 MCU には、広範囲にわたるオンライン資料、MSP Academy によるトレーニング、TI E2E™ サポート・フォーラムによるオンライン・サポートも用意されています。

モジュールの詳細については、『MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル』を参照してください。

注意

電気的な過剰ストレスや、データやコード・メモリの不安定化を防止するため、デバイス・レベルの ESD 仕様に従って、システム・レベルの ESD 保護を適用する必要があります。詳細については、『MSP430™ のシステム・レベルの ESD に関する考慮事項』を参照してください (このアプリケーション・ノートの原理は MSPM0 MCU にも当てはまるため)。

4 機能ブロック図




図 4-1. MSPM0L134x、MSPM0L130x の機能ブロック図

目次

1 特長.....	1	8.5 DMA.....	40
2 アプリケーション.....	1	8.6 イベント.....	41
3 概要.....	2	8.7 メモリ.....	41
4 機能ブロック図.....	3	8.8 フラッシュ・メモリ.....	44
5 デバイスの比較.....	5	8.9 SRAM.....	44
6 ピン構成および機能.....	6	8.10 GPIO.....	44
6.1 ピン配置図.....	6	8.11 IOMUX.....	44
6.2 ピン属性.....	7	8.12 ADC.....	44
6.3 信号の説明.....	10	8.13 温度センサ.....	45
6.4 未使用ピンの接続.....	14	8.14 VREF.....	45
7 仕様.....	16	8.15 COMP.....	46
7.1 絶対最大定格.....	16	8.16 CRC.....	46
7.2 ESD 定格.....	16	8.17 GPAMP.....	46
7.3 推奨動作条件.....	16	8.18 OPA.....	47
7.4 熱に関する情報.....	17	8.19 I2C.....	47
7.5 電源電流特性.....	18	8.20 SPI.....	47
7.6 電源シーケンス.....	19	8.21 UART.....	48
7.7 フラッシュメモリの特性.....	20	8.22 WWDT.....	48
7.8 タイミング特性.....	21	8.23 タイマ (TIMx).....	49
7.9 クロック仕様.....	23	8.24 デバイスのアナログ接続.....	49
7.10 デジタル IO.....	24	8.25 入力 / 出力の回路図.....	51
7.11 アナログ マルチプレクサ VBOOST.....	27	8.26 シリアル・ワイヤ・デバッグ・インターフェイス.....	52
7.12 ADC.....	27	8.27 ブートストラップ・ローダ (BSL).....	52
7.13 温度センサ.....	29	8.28 デバイス・ファクトリ定数.....	52
7.14 VREF.....	29	8.29 識別.....	53
7.15 COMP.....	29	9 アプリケーション、実装、およびレイアウト.....	54
7.16 GPAMP.....	30	9.1 代表的なアプリケーション.....	54
7.17 OPA.....	31	10 デバイスおよびドキュメントのサポート.....	55
7.18 I2C.....	34	10.1 デバイス命名規則.....	55
7.19 SPI.....	35	10.2 ツールとソフトウェア.....	57
7.20 UART.....	37	10.3 ドキュメントのサポート.....	57
7.21 TIMx.....	37	10.4 サポート・リソース.....	58
7.22 エミュレーションおよびデバッグ.....	37	10.5 商標.....	58
8 詳細説明.....	38	10.6 静電気放電に関する注意事項.....	58
8.1 CPU.....	38	10.7 用語集.....	58
8.2 動作モード.....	38	11 改訂履歴.....	58
8.3 パワー マネージメント ユニット (PMU).....	40	12 メカニカル、パッケージ、および注文情報.....	60
8.4 クロック・モジュール (CKM).....	40		

5 デバイスの比較

表 5-1. デバイスの比較

型番 ^{(1) (2)}	フラッシュ / SRAM (KB)	QUAL ⁽³⁾	ADC チャンネル	COMP	OPA	GPAMP	UART/I2C/SPI	TIMG	GPIO	5V 対応 IO	パッケージ [パッケージ サイズ] ⁽⁴⁾
MSPM0L1306xRHB	64/4	T/S	10	1	2	1	2/2/1	4	28	2	32 VQFN [5mm × 5mm]
MSPM0L1305xRHB	32/4										
MSPM0L1304xRHB	16/2										
MSPM0L1306xDGS28	64/4	T/S	10	1	2	1	2/2/1	4	24	2	28 VSSOP [7.1mm × 4.9mm]
MSPM0L1305xDGS28	32/4										
MSPM0L1304xDGS28	16/2										
MSPM0L1346xDGS28	64/4	T	9						22		
MSPM0L1345xDGS28	32/4										
MSPM0L1306xRGE	64/4	T/S	9	1	2	1	2/2/1	4	20	2	24 VQFN [4mm × 4mm]
MSPM0L1305xRGE	32/4										
MSPM0L1304xRGE	16/2										
MSPM0L1303xRGE	8/2										
MSPM0L1306xDGS20	64/4	T/S	8	1	2	1	2/2/1	4	17	2	20 VSSOP [5.1mm × 4.9mm]
MSPM0L1305xDGS20	32/4										
MSPM0L1304xDGS20	16/2										
MSPM0L1344xDGS20	16/2	T	7						15		
MSPM0L1343xDGS20	8/2										
MSPM0L1306xRTR	64/4	T/S	6	1	2	1	2/2/1	4	13	2	16 WQFN [3mm × 2mm]
MSPM0L1305xRTR	32/4										
MSPM0L1304xRTR	16/2										
MSPM0L1306xDYY	64/4	T/S	6	1	2	1	2/2/1	4	13	2	16 SOT [4.2mm × 2mm]
MSPM0L1305xDYY	32/4										
MSPM0L1304xDYY	16/2										

- (1) 提供中の全デバイスに関する最新の製品、パッケージ、および注文情報については、[セクション 12](#) の「付録: パッケージ オプション」または [テキサス・インスツルメンツ Web サイト](#) を参照してください。
- (2) 型番の詳細については、[セクション 10.1](#) を参照してください。
- (3) デバイス認定:
- T = -40°C ~ 105°C
 - S = -40°C ~ 125°C
- (4) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。公差を含めたパッケージの寸法については、[セクション 12](#) の「メカニカル データ」を参照してください。

6 ピン構成および機能

6.1 ピン配置図

- Power
- Reset
- High-Speed I/O (HSIO)
- 5-V Tolerant Open-Drain I/O (ODIO)

図 6-1. ピン配置図の色分け




図 6-2. 32 ピン RHB (VQFN) (上面図) - MSPM0L130x




図 6-3. 28 ピン DGS28 (VSSOP) (上面図) - MSPM0L130x




図 6-4. 28 ピン DGS28 (VSSOP) (上面図) - MSPM0L134x




図 6-5. 24 ピン RGE (VQFN) (上面図) - MSPM0L130x




図 6-6. 20 ピン DGS20 (VSSOP) (上面図) - MSPM0L130x




図 6-7. 20 ピン DGS20 (VSSOP) (上面図) - MSPM0L134x




図 6-8. 16 ピン RTR (WQFN) (上面図) - MSPM0L130x




図 6-9. 16 ピン DYY (SOT) (上面図) - MSPM0L130x

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。

表 6-1. ピン属性

PINCM _x	ピン名	ピン機能		ピン番号						I/O 構造	
		アナログ	デジタル ⁽¹⁾	32 VQFN	28 VSSOP ⁽²⁾	28 VSSOP ⁽³⁾	24 VQFN	20 VSSOP	16 WQFN		16 SOT
該当なし	N/A	VDD		4	7	7	3	6	6	5	電源
該当なし	N/A	VSS		5	8	8	4	7	7	6	電源
該当なし	N/A	VCORE		32	3	3	23	3	3	2	電源
1	PA0		UART1_TX [2] / I2C0_SDA [3] / TIMG1_C0 [4] / SPI0_CS1 [5] (デフォルトの BSL I2C_SDA)	1	4	4	24	4	4	3	5V 許容オープンドレイン

表 6-1. ピン属性 (続き)

PINCM x	ピン名	ピン機能		ピン番号							I/O 構造
		アナログ	デジタル (1)	32 VQFN	28 VSSOP (2)	28 VSSOP (3)	24 VQFN	20 VSSOP	16 WQFN	16 SOT	
2	PA1		UART1_RX [2] / I2C0_SCL [3] / TIMG1_C1 [4] (デフォルトの BSL I2C_SCL)	2	5	5	1	5	5	4	5V 許容オープンドレイン
該当なし	N/A	NRST		3	6	6	2				リセット (4)
3	PA2	ROSC	TIMG1_C1 [2] / SPI0_CS0 [3]	6	9	9	5	8	8	7	標準
4	PA3		TIMG2_C0 [2] / SPI0_CS1 [3] / UART1_CTS [4] / COMP0_OUT [5]	7	10	10	6	-	-	-	標準
5	PA4		TIMG2_C1 [2] / SPI0_POCI [3] / UART1_RTS [4]	8	11	11	7	9	-	-	標準
6	PA5		TIMG0_C0 [2] / SPI0_PICO [3] / FCC_IN [4]	9	12	12	-	-	9	-	高速
7	PA6		TIMG0_C1 [2] / SPI0_SCK [3]	10	13	13	-	10	10	8	標準
8	PA7		COMP0_OUT [2] / CLK_OUT [3] / TIMG1_C0 [4]	11	-	-	-	-	-	-	標準
9	PA8		UART0_TX [2] / SPI0_CS0 [3] / UART1_RTS [4] / TIMG2_C0 [5]	12	-	-	-	-	-	-	標準
10	PA9		UART0_RX [2] / SPI0_PICO [3] / UART1_CTS [4] / TIMG2_C1 [5] / CLK_OUT [6]	13	14	14	8	-	-	-	標準
11	PA10		UART1_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] / TIMG4_C0 [5] / CLK_OUT [6]	14	15	15	9	-	11	-	高速
12	PA11		UART1_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] / TIMG4_C1 [5] / COMP0_OUT [6]	15	16	16	10	11	-	-	標準
13	PA12		UART0_CTS [2] / TIMG0_C0 [3] / FCC_IN [4]	16	-	-	-	-	-	-	標準
14	PA13		UART0_RTS [2] / TIMG0_C1 [3] / UART1_RX [4]	17	-	-	-	-	-	-	標準
15	PA14		UART1_CTS [2] / CLK_OUT [3] / UART1_TX [4] / TIMG1_C0 [5]	18	17	17	-	-	-	-	標準
16	PA15	A9	UART1_RTS [2] / I2C1_SCL [3] / SPI0_CS2 [4] / TIMG4_C1 [5]	19	18	18	11	-	12	-	標準
17	PA16	A8 / OPA1_OUT	COMP0_OUT [2] / I2C1_SDA [3] / SPI0_POCI [4] / TIMG0_C0 [5] / FCC_IN [6]	20	19	19	12	12	13	-	標準
18	PA17	OPA1_IN1-	UART0_TX [2] / I2C1_SCL [3] / SPI0_SCK [4] / TIMG4_C0 [5] / SPI0_CS1 [6]	21	20	-	13	13 (2)	-	9	標準 (ウェーク付き)
	該当なし	OPA1_IN0-									
該当なし	N/A	OPA1_IN0-		-	-	20	-	13 (3)	-	-	アナログ
19	PA18	A7 / OPA1_IN0+ / GPAMP_IN-	UART0_RX [2] / SPI0_PICO [3] / I2C1_SDA [4] / TIMG4_C1 [5] (BSL 呼び出し)	22	21	21	14	14	14	10	標準 (ウェーク付き)
20	PA19		SWDIO [2] / I2C1_SDA [3] / SPI0_POCI [4]	23	22	22	15	15		15	11
21	PA20	A6 / COMP0_IN1+	SWCLK [2] / I2C1_SCL [3] / TIMG4_C0 [4]	24	23	23	16	16	16	12	標準
22	PA21	A5 / VREF-	TIMG2_C0 [2] / UART0_CTS [3] / UART0_TX [4]	25	24	24	17	-	-	-	標準
23	PA22	A4 / GPAMP_OUT / OPA0_OUT	UART0_RX [2] / TIMG2_C1 [3] / UART0_RTS [4] / CLK_OUT [5] / UART1_RX [6] (デフォルトの BSL UART_RX)	26	25	25	18	17	1	13	標準

表 6-1. ピン属性 (続き)

PINCM x	ピン名	ピン機能		ピン番号							I/O 構造
		アナログ	デジタル (1)	32 VQFN	28 VSSOP (2)	28 VSSOP (3)	24 VQFN	20 VSSOP	16 WQFN	16 SOT	
24	PA23	VREF+ / COMP0_IN1-	UART0_TX [2] / SPI0_CS3 [3] / TIMG0_C0 [4] / UART0_CTS [5] / UART1_TX [6] (デフォ ルトの BSL UART_TX)	27	26	26	19	18	2	14	標準
25	PA24	A3 / OPA0_IN1- / OPA0_IN0-	SPI0_CS2 [2] / TIMG0_C1 [3] / UART0_RTS [4]	28	27	–	20	19 (2)	–	15	標準
該当な し	N/A	OPA0_IN0-		–	–	27	–	19 (3)	–	–	アナログ
26	PA25	A2 / OPA0_IN0+	TIMG4_C1 [2] / UART0_TX [3] / SPI0_PICO [4]	29	28	28	21	20	2	16	標準
27	PA26	A1 / GPAMP_IN+ / COMP0_IN0+	TIMG1_C0 [2] / UART0_RX [3] / SPI0_POCI [4]	30	1	1	22	1	–	1	標準
28	PA27	A0 / COMP0_IN0-	TIMG1_C1 [2] / SPI0_CS3 [3]	31	2	2	–	2	–	–	標準

- (1) アナログ機能 (例: OPA 入力 / 出力、COMP 入力) を使う場合、[IOMUX](#) の PINCM.PF と PINCM.PC を 0 に設定する必要があります。デバイス上の各デジタル I/O は、ユーザーが PINCM.PF 制御ビットを使って目的のピン機能を設定できる専用のピン制御管理レジスタ (PINCMx) に割り当てられています。
- (2) MSPM0L130x のみ
- (3) MSPM0L134x のみ
- (4) 16 ピンと 20 ピンのデバイスでは、リセットピンは PA1 と多重化されています。

表 6-2. IO タイプ別のデジタル IO 機能

IO 構造	反転制御	駆動能力制御	ヒステリシス制 御	プルアップ抵 抗	プルダウン抵 抗	ウェークアップ ロジック
標準駆動	Y			Y	Y	
標準駆動 (ウェーク付き)	Y			Y	Y	Y
高速	Y	Y		Y	Y	
5V 対応オープンドレイン	Y		Y		Y	Y

6.3 信号の説明

表 6-3. 信号の説明

機能	信号名	ピン番号 ⁽¹⁾							ピンの種類 ⁽²⁾	説明
		32 VQFN	28 VSSOP ⁽³⁾	28 VSSOP ⁽⁴⁾	24 VQFN	20 VSSOP	16 WQFN	16 SOT		
ADC	A0	31	2	2	–	2	–	–	I	ADC0 アナログ入力 0
	A1	30	1	1	22	1	–	1	I	ADC0 アナログ入力 1
	A2	29	28	28	21	20	2	16	I	ADC0 アナログ入力 2
	A3	28	27	–	20	19 ⁽³⁾	–	15	I	ADC0 アナログ入力 3
	A4	26	25	25	18	17	1	13	I	ADC0 アナログ入力 4
	A5	25	24	24	17	–	–	–	I	ADC0 アナログ入力 5
	A6	24	23	23	16	16	16	12	I	ADC0 アナログ入力 6
	A7	22	21	21	14	14	14	10	I	ADC0 アナログ入力 7
	A8	20	19	18	12	12	13	–	I	ADC0 アナログ入力 8
	A9	19	18	17	11	–	12	–	I	ADC0 アナログ入力 9
BSL	BSL_invoke	22	21	21	14	14	14	10	I	ブートローダの呼び出しに使用する入力ピン
BSL (I ² C)	BSLSCL	2	5	5	1	5	5	4	I/O	デフォルトの I ² C BSL クロック
	BSLSDA	1	4	4	24	4	4	3	I/O	デフォルトの I ² C BSL データ
BSL (UART)	BSLRX	26	25	25	18	17	1	13	I	デフォルトの UART BSL 受信
	BSLTX	27	26	26	19	18	2	14	O	デフォルトの UART BSL 送信
クロック	CLK_OUT	11 18 26	17 25	16 25	18	17	1 11	13	O	設定可能クロック出力
	ROSC	6	9	9	5	8	8	7	I	発振器の精度向上のために使用する外付け抵抗
コンパレータ	COMP0_IN0-	31	2	2	–	2	–	–	I	コンパレータ 0 反転入力 0
	COMP0_IN0+	30	1	1	22	1	–	1	I	コンパレータ 0 非反転入力 0
	COMP0_IN1-	27	26	26	19	18	2	14	I	コンパレータ 0 反転入力 1
	COMP0_IN1+	24	23	23	16	16	16	12	I	コンパレータ 0 非反転入力 1
	COMP0_OUT	7 11 15 20	10 16 18 19	10 18	6 12	11 12	13	–	O	コンパレータ 0 出力
デバッグ	SWCLK	24	23	23	16	16	16	12	I	シリアル・ワイヤ・デバッグ入力クロック
	SWDIO	23	22	22	15	15	15	11	I/O	シリアル・ワイヤ・デバッグ・データ入力 / 出力
汎用アンプ	GPAMP_IN+	30	1	1	22	1	–	1	I	GPAMP 非反転端子入力
	GPAMP_OUT	26	25	25	18	17	1	13	O	GPAMP 出力
	GPAMP_IN-	22	21	21	14	14	14	10	I	GPAMP 反転端子入力

表 6-3. 信号の説明 (続き)

機能	信号名	ピン番号 (1)							ピンの種類 (2)	説明
		32 VQFN	28 VSSOP (3)	28 VSSOP (4)	24 VQFN	20 VSSOP	16 WQFN	16 SOT		
GPIO	PA0	1	4	4	24	4	4	3	I/O	SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
	PA1	2	5	5	1	5	5	4	I/O	SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
	PA2	6	9	9	5	8	8	7	I/O	汎用デジタル I/O
	PA3	7	10	10	6	–	–	–	I/O	汎用デジタル I/O
	PA4	8	11	11	7	9	–	–	I/O	汎用デジタル I/O
	PA5	9	12	12	–	–	9	–	I/O	汎用デジタル I/O
	PA6	10	13	13	–	10	10	8	I/O	汎用デジタル I/O
	PA7	11	–	–	–	–	–	–	I/O	汎用デジタル I/O
	PA8	12	–	–	–	–	–	–	I/O	汎用デジタル I/O
	PA9	13	14	14	8	–	–	–	I/O	汎用デジタル I/O
	PA10	14	15	–	9	–	11	–	I/O	汎用デジタル I/O
	PA11	15	16	–	10	11	–	–	I/O	汎用デジタル I/O
	PA12	16	–	–	–	–	–	–	I/O	汎用デジタル I/O
	PA13	17	–	15	–	–	–	–	I/O	汎用デジタル I/O
	PA14	18	17	16	–	–	11	–	I/O	汎用デジタル I/O
	PA15	19	18	17	11	–	12	–	I/O	汎用デジタル I/O
	PA16	20	19	18	12	12	13	–	I/O	汎用デジタル I/O
	PA17	21	20	19	13	13 (3)	14	9	I/O	SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
	PA18	22	21	21	14	14	14	10	I/O	SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
	PA19	23	22	22	15	15	15	11	I/O	汎用デジタル I/O
	PA20	24	23	23	16	16	16	12	I/O	汎用デジタル I/O
	PA21	25	24	24	17	–	–	–	I/O	汎用デジタル I/O
	PA22	26	25	25	18	17	1	13	I/O	汎用デジタル I/O
	PA23	27	26	26	19	18	2	14	I/O	汎用デジタル I/O
	PA24	28	27	–	20	19 (3)	–	15	I/O	汎用デジタル I/O
	PA25	29	28	28	21	20	2	16	I/O	汎用デジタル I/O
	PA26	30	1	1	22	1	–	1	I/O	汎用デジタル I/O
PA27	31	2	2	–	2	–	–	I/O	汎用デジタル I/O	

表 6-3. 信号の説明 (続き)

機能	信号名	ピン番号 (1)							ピンの種類 (2)	説明
		32 VQFN	28 VSSOP (3)	28 VSSOP (4)	24 VQFN	20 VSSOP	16 WQFN	16 SOT		
I ² C	I2C0_SCL	2 15	5 16	5	1 10	5 11	5	4	I/O	I2C0 シリアル・クロック
	I2C0_SDA	1 14	4 15	4	24 9	4	4 11	3	I/O	I2C0 シリアル・データ
	I2C1_SCL	19 21 24	18 20 23	17 19 13	11 13 16	13 (3) 16	12 16	9 12	I/O	I2C1 シリアル・クロック
	I2C1_SDA	20 22 23	19 21 22	18 21 22	12 14 15	12 14 15	13 14 15	10 11	I/O	I2C1 シリアル・データ
チョップ安定化 オペアンプ (ゼロ ドリフト・オペ アンプ)	OPA0_IN0+	29	28	28	21	20	2	16	I	OPA0 非反転端子入力 0
	OPA0_IN0-	28	27	27	20	19	-	15	I	OPA0 反転端子入力 0
	OPA0_IN1-	28	27	-	20	19 (3)	-	15	I	OPA0 反転端子入力 1
	OPA0_OUT	26	25	25	18	17	1	13	O	OPA0 出力
	OPA1_IN0+	22	21	21	14	14	14	10	I	OPA1 非反転端子入力 0
	OPA1_IN0-	21	20	20	13	13	14	9	I	OPA1 反転端子入力 0
	OPA1_IN1-	21	20	19	13	13 (3)	-	9	I	OPA1 反転端子入力 1
OPA1_OUT	20	19	18	12	12	13	-	O	OPA1 出力	
電源	VSS	5	8	8	4	7	7	6	P	グラウンド電源
	VDD	4	7	7	3	6	6	5	P	電源
	VCORE	32	3	3	23	3	3	2	P	安定化コア電源出力
	QFN パッド	パッド	-	-	パッド	-	パッド	-	P	QFN パッケージの露出サーマル・パッド。V _{SS} に接続することを推奨します。
SPI	SPI0_CS0	6 12	9	9	5	8	8	7	I/O	SPI0 チップ・セレクト 0
	SPI0_CS1	1 7 21	4 10 20	4 10 19	6 13 24	4 13 (3)	4	3 9	I/O	SPI0 チップ・セレクト 1
	SPI0_CS2	19 28	18 27	17	11 20	19 (3)	12	15	I/O	SPI0 チップ・セレクト 2
	SPI0_CS3	27 31	2 26	2 26	19	2 18	2	14	I/O	SPI0 チップ・セレクト 3
	SPI0_SCK	10 15 21	13 16 20	13 19	10 13	10 11 13 (3)	10	8 9	I/O	SPI0 クロック信号入力 – SPI ペリフェラル・モード クロック信号出力 – SPI コントローラ・モード
	SPI0_POCI	8 14 20 23 30	1 11 15 19 22	1 11 18 22	7 9 12 15 22	1 9 12 15	11 13 15	1 11	I/O	SPI0 コントローラ入力 / ペリフェラル出力
	SPI0_PICO	9 13 22 29	12 14 21 28	12 14 21 28	8 14 21	14 20	2 9 14	10 16	I/O	SPI0 コントローラ出力 / ペリフェラル入力
システム	NRST	3	6	6	2	5	5	4	I	リセット入力 (アクティブ Low)

表 6-3. 信号の説明 (続き)

機能	信号名	ピン番号 ⁽¹⁾							ピンの種類 ⁽²⁾	説明
		32 VQFN	28 VSSOP ⁽³⁾	28 VSSOP ⁽⁴⁾	24 VQFN	20 VSSOP	16 WQFN	16 SOT		
タイマ	TIMG0_C0	9 16 20 27	12 19 26	12 18 26	12 19	12 18	2 9 13	14	I/O	汎用タイマ 0 CCR0 キャプチャ入力 / 比較出力
	TIMG0_C1	10 17 28	13 27	13 15	20	10 19 (3)	10	8 15	I/O	汎用タイマ 0 CCR1 キャプチャ入力 / 比較出力
	TIMG1_C0	1 11 18 30	1 4 17	1 4 16	22 24	1 4	4 11	1 3	I/O	汎用タイマ 1 CCR0 キャプチャ入力 / 比較出力
	TIMG1_C1	2 6 31	2 5 9	2 5 9	1 5	2 5 8	5 8	4 7	I/O	汎用タイマ 1 CCR1 キャプチャ入力 / 比較出力
	TIMG2_C0	7 12 25	10 24	10 24	6 17	–	–	–	I/O	汎用タイマ 2 CCR0 キャプチャ入力 / 比較出力
	TIMG2_C1	8 13 26	11 14 25	11 14 25	7 8 18	9 17	1	13	I/O	汎用タイマ 2 CCR1 キャプチャ入力 / 比較出力
	TIMG4_C0	14 21 24	15 20 23	19 23	9 13 16	13 (3) 16	11 16	9 12	I/O	汎用タイマ 4 CCR0 キャプチャ入力 / 比較出力
	TIMG4_C1	15 19 22 29	16 18 21 28	17 21 28	10 11 14 21	11 14 20	2 12 14	10 16	I/O	汎用タイマ 4 CCR1 キャプチャ入力 / 比較出力

表 6-3. 信号の説明 (続き)

機能	信号名	ピン番号 (1)							ピンの種類 (2)	説明
		32 VQFN	28 VSSOP (3)	28 VSSOP (4)	24 VQFN	20 VSSOP	16 WQFN	16 SOT		
UART	UART0_TX	12 21 25 27 29	20 24 26 28	19 24 26 28	13 17 19 21	13 (3) 18 20	2	9 14 16	O	UART0 送信データ
	UART0_RX	13 22 26 30	1 14 21 25	1 14 21 25	8 14 18 22	1 14 17	1 14	1 10 13	I	UART0 受信データ
	UART0_CTS	16 25 27	24 26	24 26	17 19	18	2	14	I	UART0「送信可」フロー制御入力
	UART0_RTS	17 26 28	25 27	15 25	18 20	17 19 (3)	1	13 15	O	UART0「送信要求」フロー制御出力
	UART1_TX	1 14 18 27	4 15 17 26	4 16 26	9 19 24	4 18	2 4 11	3 14	O	UART1 送信データ
	UART1_RX	2 15 17 26	5 16 25	5 15 25	1 10 18	5 11 17	1 5	4 13	I	UART1 受信データ
	UART1_CTS	7 13 18	10 14 17	10 14 16	6 8	–	11	–	I	UART1「送信可」フロー制御入力
	UART1_RTS	8 12 19	11 18	11 17	7 11	9	12	–	O	UART1「送信要求」フロー制御出力
リファレンス電圧 (5)	VREF+	27	26	26	19	18	2	14	I	リファレンス電圧電源 - 外部リファレンス電圧入力
	VREF-	25	24	24	17	–	–	–	I	リファレンス電圧グラウンド電源 - 外部リファレンス電圧入力

- (1) – = 使用不可
- (2) I = 入力、O = 出力、I/O = 入出力、P = 電源
- (3) MSPM0L130x のみ
- (4) MSPM0L134x のみ
- (5) VREF+ と VREF- を使用して ADC などのアナログ・ペリフェラル用の外部電圧リファレンスを取り込む場合、デカップリング・コンデンサを VREF+ から VREF- / GND に、外部リファレンス・ソースに基づく容量で配置する必要があります。

6.4 未使用ピンの接続

表 6-4 に、未使用ピンの正しい終端を示します。

表 6-4. 未使用ピンの接続

ピン (1)	電位	備考
PAx	オープン	対応するピン機能を GPIO (PINCMx.PF = 0x1) に設定し、未使用のピンが Low を出力するように、または未使用のピンが内部プルアップまたはプルダウン抵抗付き入力になるように構成します。
OPAx_IN0-	オープン	このピンは高インピーダンスです。

表 6-4. 未使用ピンの接続 (続き)

ピン (1)	電位	備考
NRST	VCC	NRST はアクティブ Low のリセット信号です。このピンは VCC にプルアップする必要があります。そうしないと、本デバイスは起動できません。詳細については、 セクション 9.1 を参照してください。

(1) 汎用 I/O と共有されている機能を持つすべての未使用ピンについては、「PAX」未使用ピンの接続ガイドラインに従う必要があります。

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
VDD	電源電圧	VDD ピンで、VSS を基準として	-0.3	4.1	V
V _I	入力電圧	すべての 5V 許容オープンドレイン ピンに印加	-0.3	5.5	V
V _I	入力電圧	任意の通常耐圧ピンに印加	-0.3	V _{DD} + 0.3 (最大 4.1)	V
I _{VDD}	VDD ピンに流れ込む電流 (ソース)	-40°C ≤ T _j ≤ 130°C		80	mA
		-40°C ≤ T _j ≤ 85°C		100	mA
I _{VSS}	VSS ピンから流れ出す電流 (シンク)	-40°C ≤ T _j ≤ 130°C		80	mA
		-40°C ≤ T _j ≤ 85°C		100	mA
I _{IO}	SDIO ピンの電流	SDIO ピンによってシンクまたはソースされる電流		6	mA
	HSIO ピンの電流	HSIO ピンによってシンクまたはソースされる電流		6	mA
	ODIO ピンの電流	ODIO ピンによってシンクされる電流		20	mA
I _D	サポートされているダイオード電流	すべてのデバイス ピンのダイオード電流		±2	mA
T _j	接合部温度		-40	130	°C
T _{stg}	保存温度 ⁽²⁾		-40	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) ボード製造時の半田付けでは、現在の JEDEC J-STD-020 仕様に従い、梱装箱またはリール上のデバイス ラベルに記載されている分類を超えないピークリフロー温度条件で、より高い温度をかけることもできます。

7.2 ESD 定格

			値	単位
V _(ESD)	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
		荷電デバイス モデル (CDM)、JEDEC 規格 JESD22-C101 準拠、すべてのピン ⁽²⁾	±500	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
VDD	電源電圧 ⁽⁴⁾		1.62 ⁽⁵⁾		3.6	V
V _{CORE}	V _{CORE} ピンの電圧 ⁽²⁾			1.35		V
C _{VDD}	VDD と VSS の間に配置されたコンデンサ ⁽¹⁾			10		μF
C _{V_{CORE}}	V _{CORE} と VSS の間に配置されたコンデンサ ⁽¹⁾⁽²⁾			470		nF
T _A	周囲温度、T パージョン		-40		105	°C
	周囲温度、S パージョン		-40		125	
T _J	最大接合部温度、T パージョン				125	°C
T _J	最大接合部温度、S パージョン				130	°C

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
f _{MCLK}	MCLK, CPUCLK, ULPCLK 周波数、1 フラッシュ待機状態 ⁽³⁾			32	MHz
	MCLK, CPUCLK, ULPCLK 周波数、0 フラッシュ待機状態 ⁽³⁾			24	

- (1) C_{VDD} と C_{VCORE} は、それぞれ VDD/VSS 間と V_{CORE}/VSS 間に、本デバイスのピンにできる限り近づけて接続します。C_{VDD} と C_{VCORE} には、容量値の誤差が ±20% までの精度の低 ESR コンデンサを使う必要があります。
- (2) V_{CORE} ピンは、C_{VCORE} にもみ接続する必要があります。電圧を供給したり、V_{CORE} ピンに外部負荷を加えたりしないでください。
- (3) 待機状態はシステムコントローラ (SYSCTL) によって自動的に管理されるため、アプリケーションソフトウェアで設定する必要はありません。
- (4) VDD の推奨動作範囲に関して MCLK 周波数への依存はありません。
- (5) 最小 V_{BOR0}(min) まで機能が保証されます。

7.4 熱に関する情報

熱評価基準 ⁽¹⁾		パッケージ	値	単位
R _{θJA}	接合部から周囲への熱抵抗	VQFN-32 (RHB)	36.3	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		28.5	°C/W
R _{θJB}	接合部から基板への熱抵抗		17.2	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		0.8	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		17.2	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		6.9	°C/W
R _{θJA}	接合部から周囲への熱抵抗	VSSOP-28 (DGS28)	78.9	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		38.6	°C/W
R _{θJB}	接合部から基板への熱抵抗		41.3	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		3.4	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		41.0	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		該当なし	°C/W
R _{θJA}	接合部から周囲への熱抵抗	VQFN-24 (RGE)	44.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		38.1	°C/W
R _{θJB}	接合部から基板への熱抵抗		21.9	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		1.1	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		21.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		7.1	°C/W
R _{θJA}	接合部から周囲への熱抵抗	VSSOP-20 (DGS20)	91.3	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		29.3	°C/W
R _{θJB}	接合部から基板への熱抵抗		48.3	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		0.7	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		47.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		該当なし	°C/W
R _{θJA}	接合部から周囲への熱抵抗	WQFN-16 (RTR)	100.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		43.2	°C/W
R _{θJB}	接合部から基板への熱抵抗		47.4	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		2.1	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		47.2	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		該当なし	°C/W

7.4 熱に関する情報 (続き)

熱評価基準 ⁽¹⁾		パッケージ	値	単位
R _{θJA}	接合部から周囲への熱抵抗	SOT-16 (DYY)	86.6	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗		39.3	°C/W
R _{θJB}	接合部から基板への熱抵抗		27.8	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ		1.1	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ		27.8	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗		該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

7.5 電源電流特性

7.5.1 RUN/SLEEP モード

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。すべてのペリフェラルはディセーブルです。

パラメータ	MCLK	-40°C		25°C		85°C		105°C		125°C		単位	
		標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値		
RUN モード													
IDD _{RUN}	MCLK=SYSOSC、CoreMark、フラッシュから実行	32MHz	2.3	2.3	2.3	2.3	2.4	mA					
		4MHz	0.52	0.52	0.54	0.56	0.60						
IDD _{RUN} 、MHz あたり	MCLK=SYSOSC、While(1)、フラッシュから実行	32MHz	40	48	40	50	41	50	42	51	43	56	μA/MHz
	MCLK=SYSOSC、CoreMark、フラッシュから実行	32MHz	72	72	72	73	74						
	MCLK=SYSOSC、CoreMark、フラッシュから実行	4MHz	130	130	135	140	150						
SLEEP モード													
IDD _{SLEEP}	MCLK=SYSOSC、CPU 停止	32MHz	967	1047	978	1066	1002	1192	1024	1301	1070	1416	μA
		4MHz	356	416	363	441	389	577	411	689	458	809	

7.5.2 STOP/STANDBY モード

特に記述のない限り、VDD=3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ	ULPCLK	-40°C		25°C		85°C		105°C		125°C		単位	
		標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値		
STOP モード													
IDD _{STOP0}	SYSOSC=32MHz、USE4MHZSTOP=0、DISABLESTOP=0	4MHz	316	342	320	344	323	347	327	352	334	361	μA
IDD _{STOP1}	SYSOSC=4MHz、USE4MHZSTOP=1、DISABLESTOP=0	4MHz	146	167	151	171	155	176	158	182	166	192	
IDD _{STOP2}	SYSOSC オフ、DISABLESTOP=1、ULPCLK=LFCLK	32kHz	42	51	44	54	47	58	50	64	56	76	
STANDBY モード													

7.5.2 STOP/STANDBY モード (続き)

特に記述のない限り、VDD=3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD _{STBY0}	STOPCLKSTBY=0、TIMG0 イネーブル	32kHz	1.2	1.3	1.3	1.7	2.7	6.2	4.7	12	11	25	μA
IDD _{STBY1}	STOPCLKSTBY=1、TIMG0 イネーブル		0.9	1.0	1.0	1.4	2.4	5.9	4.4	12	11	25	
	STOPCLKSTBY=1、GPIOA イネーブル		0.9	1.0	1.0	1.4	2.4	5.9	4.4	12	10	25	

7.5.3 SHUTDOWN モード

すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。コアレギュレータはパワーダウンされています。

パラメータ		VDD	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD _{SHDN}	SHUTDOWN モードの電源電流	3.3V	47		61		352		793		2020		nA

7.6 電源シーケンス

7.6.1 POR と BOR

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
dVDD/dt	VDD (電源電圧) のスルーレート	立ち上がり			1	V/μs
		立ち下がり (2)			0.01	
		立ち下がり、STANDBY			0.1	V/ms
V _{POR+}	パワーオンリセット電圧レベル	立ち上がり (1)	0.95	1.30	1.51	V
V _{POR-}		立ち下がり (1)	0.9	1.25	1.48	V
V _{HYS, POR}	POR ヒステリシス	(1)	30	45	60	mV
V _{BOR0+, COLD}	ブラウンアウトリセット電圧レベル 0 (デフォルトのレベル)	コールドスタート、立ち上がり (1)	1.48	1.54	1.61	V
V _{BOR0+}		立ち上がり (1) (2)	1.55	1.59	1.62	
V _{BOR0-}		立ち下がり (1) (2)	1.54	1.58	1.61	
V _{BOR0, STBY}		STANDBY モード (1)	1.51	1.57	1.61	
V _{BOR1+}	ブラウンアウトリセット電圧レベル 1	立ち上がり (1) (2)	2.13	2.18	2.23	V
V _{BOR1-}		立ち下がり (1) (2)	2.10	2.15	2.19	
V _{BOR2+}	ブラウンアウトリセット電圧レベル 2	立ち上がり (1) (2)	2.72	2.77	2.82	V
V _{BOR2-}		立ち下がり (1) (2)	2.69	2.74	2.79	
V _{BOR3+}	ブラウンアウトリセット電圧レベル 3	立ち上がり (1) (2)	2.88	2.97	3.04	V
V _{BOR3-}		立ち下がり (1) (2)	2.85	2.94	3.01	
V _{HYS, BOR}	ブラウンアウトリセットのヒステリシス	レベル 0 (1)		15	21	mV
		レベル 1~3 (1)		34	40	

7.6.1 POR と BOR (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
T _{PD, BOR}	BOR 伝搬遅延	RUN/SLEEP/STOP モード			10	μs
		STANDBY モード			100	μs

- (1) $|dVDD/dt| \leq 3V/s$
- (2) デバイスは RUN、SLEEP、STOP モードで動作しています。

7.6.2 電源ランブ

図 7-1 に、パワーアップ / パワーダウン時の POR-、POR+、BOR0-、BOR0+ の関係を示します。




図 7-1. パワー サイクルの POR と BOR の条件

7.7 フラッシュメモリの特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
VDD _{PGM/ERASE}	書き込みと消去の電源電圧		1.62		3.6	V
IDDERASE	消去動作中の VDD からの電源電流	電源電流の差分		2		mA
IDDPGM	書き込み動作中の VDD からの電源電流	電源電流の差分		2.5		mA
耐久性						
NWEC _(LOWER)	消去 / 書き込みサイクル耐久性 (フラッシュの下位 32KB) (1)		100			k サイクル
NWEC _(UPPER)	消去 / 書き込みサイクル耐久性 (フラッシュの残り) (1)		10			k サイクル
NE _(MAX)	故障に至るまでの全消去動作回数 (2)		802			k 回の消去動作
NW _(MAX)	セクタが消去されるまでのワード線あたりの書き込み動作回数 (3)				83	書き込み動作
保持						
t _{RET_85}	フラッシュメモリのデータ保持	-40°C ≤ T _j ≤ 85°C	60			年
t _{RET_105}	フラッシュメモリのデータ保持	-40°C ≤ T _j ≤ 105°C	11.4			年
書き込みと消去のタイミング						
t _{PROG (WORD, 64)}	フラッシュワードの書き込み時間 (4) (6)			50	275	μs

7.7 フラッシュメモリの特性 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{PROG} (SEC, 64)	1KB セクタの書き込み時間 (5) (6)			6.4		ms
t _{ERASE} (SEC)	セクタの消去時間	2k 以下の消去 / 書き込みサイクル、T _j ≥ 25°C		4	20	ms
t _{ERASE} (SEC)	セクタの消去時間	10k 以下の消去 / 書き込みサイクル、T _j ≥ 25°C		20	150	ms
t _{ERASE} (SEC)	セクタの消去時間	10k 以下の消去 / 書き込みサイクル		20	200	ms
t _{ERASE} (BANK)	バンクの消去時間	10k 以下の消去 / 書き込みサイクル		22	220	ms

- (1) EEPROM エミュレーション アプリケーションを可能にするため、下位 32KB のフラッシュ アドレス空間はより優れた消去 / 書き込み耐久性をサポートしています。32KB 以下のフラッシュ メモリを内蔵したデバイスでは、フラッシュ メモリ全体が NWEC_(LOWER) の消去 / 書き込みサイクルをサポートしています。
- (2) 故障に至るまでにフラッシュによってサポートされる消去動作の累積回数。セクタ消去またはバンク消去動作は、1 回の消去動作と見なします。
- (3) ワード線を消去するまでに、許容されるワード線あたりの書き込み動作の最大回数。同じワード線への追加書き込みが必要な場合、ワード線あたりの書き込み動作の最大回数に達すると、セクタ消去が必要です。
- (4) 書き込み時間は、書き込みコマンドがトリガされてから、フラッシュ コントローラでコマンド完了割り込みフラグがセットされるまでの時間として定義されます。
- (5) セクタ書き込み時間は、最初のワード書き込みコマンドがトリガされてから、最後のワード書き込みコマンドが完了し、フラッシュ コントローラで割り込みフラグがセットされるまでの時間として定義されます。この時間には、セクタの書き込み中にソフトウェアが (最初のフラッシュ ワードの後に) 各フラッシュ ワードをフラッシュ コントローラに読み込むために必要な時間が含まれます。
- (6) フラッシュ ワード サイズは 64 データ ビット (8 バイト) です。ECC 付きデバイスの場合、フラッシュ ワード サイズの合計は 72 ビット (64 データ ビット + 8 ECC ビット) です。

7.8 タイミング特性

VDD=3.3V、T_a=25°C (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
ウェークアップ タイミング						
t _{WAKE, SLEEP}	SLEEP から RUN までのウェークアップ時間 (1)			2		サイクル
t _{WAKE, STOP}	STOP1 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			14		µs
	STOP2 から RUN までのウェークアップ時間 (SYSOSC ディセーブル) (1)			13		µs
t _{WAKE, STBY}	STANDBY から RUN までのウェークアップ時間 (1)			15		µs
t _{WAKE, SHDN}	SHUTDOWN から RUN までのウェークアップ時間	高速ブートがイネーブル		214		µs
t _{WAKE, SHDN}	SHUTDOWN から RUN までのウェークアップ時間	高速ブートがディセーブル		230		µs
非同期高速クロック要求タイミング						
t _{DELAY}	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは SLEEP2		0.9		µs
		モードは STOP1		2.4		µs
		モードは STOP2		0.9		µs
		モードは STANDBY1		3.2		µs
スタートアップ タイミング						
t _{START, RESET}	リセット / パワーアップからのデバイスのコールド スタートアップ時間 (2)	高速ブートがイネーブル		241		µs
		高速ブートがディセーブル		284		µs
NRST タイミング						

7.8 タイミング特性 (続き)

VDD=3.3V、T_a=25°C (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{RST} 、 BOOTRST	BOOTRST を生成するための NRST ピンの最小パルス幅	ULPCLK≥4MHz		2		μs
		ULPCLK=32kHz		100		μs
t _{RST} 、POR	POR を生成するための NRST ピンの最小パルス幅			1		s

- (1) ウェークアップ時間は、GPIO グリッチ フィルタは無効 (FILTEREN = 0x0)、高速ウェークアップは有効 (FASTWAKEONLY = 1) の条件で、外部信号のエッジ (GPIO ウェークアップ イベント) から、最初の CPU 命令が実行されるまでの時間として測定されます。
- (2) 起動時間は、VDD が VBOR0+ と交差 (コールド スタートアップ) した時刻から、ユーザー プログラムの最初の命令が実行された時刻までの時間として測定されます。

7.9 クロック仕様

7.9.1 システム発振器 (SYSOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SYSOSC}	出荷時に調整された SYSOSC 周波数	SYSOSCCFG.FREQ=00 (ベース)		32		MHz
		SYSOSCCFG.FREQ=01		4		
	ユーザー調整された SYSOSC 周波数	SYSOSCCFG.FREQ=10、 SYSOSCSTRIMUSER.FREQ=10		24		
		SYSOSCCFG.FREQ=10、 SYSOSCSTRIMUSER.FREQ=01		16		
	周波数補正ループ (FCL) がイネーブルで、 理想的な R _{OSC} 抵抗を想定した場合の SYSOSC 周波数精度 (1) (2)	SETUSEFCL=1、T _a = 25°C		-0.41	0.58	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 85°C		-0.80	0.93	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 105°C		-0.80	1.09	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C		-0.80	1.30	
	周波数補正ループ (FCL) がイネーブルのとき の SYSOSC 精度、R _{OSC} 抵抗を R _{OSC} ピン に配置、出荷時にトリムされた周波数用 (1)	SETUSEFCL=1、T _a = 25°C、±0.1% ±25ppm R _{OSC}		-0.5	0.7	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 85°C、 ±0.1% ±25ppm R _{OSC}		-1.1	1.2	
SETUSEFCL=1、-40°C ≤ T _a ≤ 105°C、 ±0.1% ±25ppm R _{OSC}			-1.1	1.4		
SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C、 ±0.1% ±25ppm R _{OSC}			-1.1	1.7		
周波数補正ループ (FCL) がディセーブルの ときの SYSOSC 精度、32MHz	SETUSEFCL=0、 SYSOSCCFG.FREQ=00、-40°C ≤ T _a ≤ 125°C		-2.6	1.8	%	
f _{SYSOSC}	出荷時に調整された周波数 4MHz の場合、 周波数補正ループ (FCL) がディセーブルの ときの SYSOSC 精度	SETUSEFCL=0、 SYSOSCCFG.FREQ=01、-40°C ≤ T _a ≤ 125°C	-2.7		2.3	%
R _{OSC}	ROSC ピンと VSS の間の外付け抵抗 (1)	SETUSEFCL=1		100		kΩ
t _{settle, SYSOSC}	目標精度に達するまでのセトリング タイム (3)	SETUSEFCL=1、±0.1% 25ppm の R _{OSC} (1)			30	μs
f _{settle, SYSOSC}	t _{settle} の間の f _{SYSOSC} の追加アンダーシュート 精度 (3)	SETUSEFCL=1、±0.1% 25ppm の R _{OSC} (1)	-11			%

- (1) SYSOSC 周波数補正ループ (FCL) を使うと、本デバイスの ROSC ピンと VSS との間に接続すべき外部リファレンス抵抗 (R_{OSC}) によって、SYSOSC の精度を高めることができます。±0.1% 25ppm の R_{OSC} に対する精度を示しています。公差の緩い抵抗も使用できます (SYSOSC の精度は低下します)。さまざまな R_{OSC} 精度での SYSOSC 精度の計算方法の詳細については、テクニカルリファレンス マニュアルの「SYSOSC」のセクションを参照してください。FCL をイネーブルしない場合には、R_{OSC} を実装する必要はありません。
- (2) デバイスの精度のみを表します。最終的な精度を判定するには、使用する ROSC 抵抗の公差と温度ドリフトを、この仕様と組み合わせる必要があります。±0.1% ±25ppm R_{OSC} についての性能が、基準点として示されています。
- (3) SYSOSC がウェークアップするとき (たとえば、低消費電力モードを終了するとき)、FCL がイネーブルなら、SYSOSC は最初に目標周波数 f_{SYSOSC} を、時間 t_{settle, SYSOSC} にわたって、最大 f_{settle, SYSOSC} の追加誤差だけアンダーシュートします。目標の精度はこの時間後に達成されません。

7.9.2 低周波数発振器 (LFOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{LFOSC}	LFOSC 周波数			32768		Hz
	LFOSC 精度	-40°C ≤ T _a ≤ 125°C	-5		5	%
		-40°C ≤ T _a ≤ 85°C	-3		3	%

7.9.2 低周波数発振器 (LFOSC) (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{start} , LFOSC	LFOSC スタートアップ時間			1.7		ms

7.10 デジタル IO

7.10.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IH}	High レベル入力電圧	ODIO ⁽¹⁾	$V_{\text{DD}} \geq 1.62\text{V}$		5.5	V
			$V_{\text{DD}} \geq 2.7\text{V}$	2	5.5	V
		すべての I/O (ODIO とリセットを 除く)	$V_{\text{DD}} \geq 1.62\text{V}$	$0.7 \cdot V_{\text{DD}}$	$V_{\text{DD}} + 0.3$	V
V_{IL}	Low レベル入力電圧	ODIO	$V_{\text{DD}} \geq 1.62\text{V}$	-0.3	$0.3 \cdot V_{\text{DD}}$	V
			$V_{\text{DD}} \geq 2.7\text{V}$	-0.3	0.8	V
		すべての I/O (ODIO とリセットを 除く)	$V_{\text{DD}} \geq 1.62\text{V}$	-0.3	$0.3 \cdot V_{\text{DD}}$	V
V_{HYS}	ヒステリシス	ODIO		$0.05 \cdot V_{\text{DD}}$		V
		すべての I/O (ODIO を除く)		$0.1 \cdot V_{\text{DD}}$		V
I_{Ikg}	ハイ インピーダンスのリーク 電流	SDIO ^{(2) (3)}			± 50 ⁽⁴⁾	nA
R_{PU}	プルアップ抵抗	すべての I/O (ODIO を除く)		40		k Ω
R_{PD}	プルダウン抵抗			40		k Ω
C_{i}	入力容量			5		pF

7.10.1 電気的特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V _{OH}	High レベル出力電圧	SDIO	VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _J ≤ 25°C	VDD-0.4			V
			VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _J ≤ 130°C	VDD-0.45			
		HSIO	VDD ≥ 2.7V、DRV=1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV=1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV=1、 I _{IO} _{max} = 2mA -40°C ≤ T _J ≤ 25°C	VDD-0.4			
			VDD ≥ 2.7V、DRV=1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV=1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV=1、 I _{IO} _{max} = 2mA -40°C ≤ T _J ≤ 130°C	VDD-0.4			
			VDD ≥ 2.7V、DRV=0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV=0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、DRV=0、 I _{IO} _{max} = 1.5mA -40°C ≤ T _J ≤ 25°C	VDD-0.45			
			VDD ≥ 2.7V、DRV=0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV=0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _J ≤ 130°C	VDD-0.45			

7.10.1 電気的特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位	
V _{OL}	Low レベル出力電圧	SDIO	VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _j ≤ 25°C			0.4	V	
			VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _j ≤ 130°C			0.45		
		HSIO	VDD ≥ 2.7V、DRV = 1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV = 1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV = 1、 I _{IO} _{max} = 2mA T _j ≤ 85°C			0.4		
			VDD ≥ 2.7V、DRV = 1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV = 1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV = 1、 I _{IO} _{max} = 2mA -40°C ≤ T _j ≤ 130°C			0.45		
			VDD ≥ 2.7V、DRV = 0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV = 0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、DRV = 0、 I _{IO} _{max} = 1.5mA T _j ≤ 85°C			0.4		
			VDD ≥ 2.7V、DRV = 0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV = 0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、DRV = 0、 I _{IO} _{max} = 1.5mA -40°C ≤ T _j ≤ 130°C			0.45		
			ODIO	VDD ≥ 2.7V、I _{OL,max} = 8mA VDD ≥ 1.71V、I _{OL,max} = 4mA -40°C ≤ T _j ≤ 25°C				0.4
				VDD ≥ 2.7V、I _{OL,max} = 8mA VDD ≥ 1.71V、I _{OL,max} = 4mA -40°C ≤ T _j ≤ 130°C				0.45

- (1) I/O タイプ: ODIO = 5V 許容オープンドレイン、SDIO = 標準駆動、HSIO = 高速
- (2) リーク電流は、対応するピンに VSS または VDD を印加して計測されます (特に記述のない限り)。
- (3) デジタル ポートピンのリーク電流は個別に計測されます。ポートピンは入力として選択され、プルアップ / プルダウン抵抗は無効化されています。
- (4) この値は、SDIO がアナログ入力と多重化されていない場合の値です。SDIO がアナログ入力と多重化されている場合、リーク電流は最大 100nA になる可能性があります。

7.10.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
f _{max}	ポート出力周波数	SDIO (1)	VDD ≥ 1.71V、C _L = 20pF			16	MHz
			VDD ≥ 2.7V、C _L = 20pF			32	
		HSIO	VDD ≥ 1.71V、DRV = 0、C _L = 20pF			16	
			VDD ≥ 1.71V、DRV = 1、C _L = 20pF			24	
			VDD ≥ 2.7V、DRV = 0、C _L = 20pF			32	
		ODIO	VDD ≥ 1.71V、FM ⁺ 、C _L = 20pF ~ 100pF			1	
t _r 、t _f	出力立ち上がり / 立ち下がり時間	ODIO を除くすべての出力ポート	VDD ≥ 1.71V			0.3*f _{max}	s

7.10.2 スイッチング特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
t_f	出力立ち下がり時間	ODIO	VDD \geq 1.71V, FM*, CL = 20pF~100pF	20*VDD/5.5		120	ns

(1) I/O タイプ: ODIO = 5V 許容オープンドレイン、SDIO = 標準駆動、HSIO = 高速

7.11 アナログ マルチプレクサ VBOOST

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VBST}	VBOOST 電流加算器	MCLK/ULPCLK は LFCLK		0.8		μ A
		MCLK/ULPCLK は LFCLK ではなく、SYSOSC の周波数は 4MHz		8.5		
$t_{START,VBST}$	VBOOST スタートアップ時間			12		μ s

7.12 ADC

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25°C で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{in(ADC)}$	アナログ入力電圧範囲 ⁽¹⁾	すべての ADC アナログ入力ピンに適用されます	0		VDD	V
V_{R+}	正の ADC リファレンス電圧	VDD から供給される V_{R+}		VDD		V
		外部リファレンス電圧ピン (VREF+) から供給される V_{R+}	1.4		VDD	V
		内部リファレンス電圧 (VREF) から供給される V_{R+}		VREF		V
V_{R-}	負の ADC リファレンス電圧			0		V
F_S	ADC サンプル周波数	RES = 0x0 (12 ビット モード)、外部リファレンス電圧			1.68	MSPS
$I_{(ADC)}$ ⁽²⁾	VDD 端子に流れ込む動作電源電流	$F_S = 1\text{MSPS}$ 、内部リファレンス電圧はオフ、 $V_{R+} = VDD$		454	600	μ A
		$F_S = 200\text{kSPS}$ 、内部リファレンス電圧はオン、 $V_{R+} = VREF = 2.5V$		300	435	
$C_{S/H}$	ADC サンプル ホールド容量			3.3	7	pF
R_{in}	ADC サンプルング スイッチ抵抗			0.5	1	k Ω
ENOB	有効ビット数	内部リファレンス電圧、 $V_{R+} = VREF = 2.5V$ 、 $F_{in} = 10\text{kHz}$	10	10.2		ビット
		外部リファレンス電圧、 $F_{in} = 10\text{kHz}$ ⁽³⁾	11	11.1		
SNR	信号対雑音比	外部リファレンス電圧 ⁽³⁾	68	71		dB
		内部リファレンス電圧、 $V_{R+} = VREF = 2.5V$	63	65		
PSRR _{DC}	電源除去比、DC	外部リファレンス電圧 ⁽³⁾ 、VDD = VDD _(min) ~ VDD _(max)	63	68		dB
		VDD = VDD _(min) ~ VDD _(max) 内部リファレンス電圧、 $V_{R+} = VREF = 2.5V$	49	55		
PSRR _{AC}	電源除去比、AC	外部リファレンス電圧 ⁽³⁾ 、 $\Delta VDD = 0.1V$ (1kHz 時)		61		dB
		$\Delta VDD = 0.1V$ (1kHz 時) 内部リファレンス電圧、 $V_{R+} = VREF = 2.5V$		49		
T_{wakeUp}	ADC ウェークアップ時間	内部リファレンス電圧はオンであると仮定		1		μ s
$V_{SupplyMon}$	電源モニタ分圧器 (VDD/3) の精度	ADC の入力チャネル: 電源モニタ ⁽⁴⁾	-1.5		+1.5	%
$I_{SupplyMon}$	電源モニタ分圧器の消費電流	ADC の入力チャネル: 電源モニタ		10		μ A

(1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 ($V_{R+} \sim V_{R-}$) にアナログ入力電圧範囲が含まれている必要があります。

(2) 内部リファレンス電圧 (VREF) の消費電流は、消費電流パラメータ ($I_{(ADC)}$) には含まれません。

- (3) 外部リファレンス電圧のすべての仕様は、 $V_{R+} = VREF+ = VDD = 3.3V$ かつ $V_{R-} = VREF- = VSS = 0V$ の条件で、 $VREF+$ ピンの外部容量 $1\mu F$ として測定されたものです。
- (4) アナログ電源モニタ。チャンネル 15 のアナログ入力は切り離されており、分圧器 ($VDD/3$) と内部的に接続されています。

7.12.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{ADCCLK}	ADC クロック周波数		4		32	MHz
$t_{ADC\ trigger}$	ソフトウェアトリガの最小幅		3			ADCCLK サイクル
t_{Sample}	サンプリング時間 (OPA なし)	12 ビット モード、 $R_S = 50\Omega$ 、 $C_{pext} = 10pF$	156			ns
t_{Sample_PGA}	サンプリング時間 (OPA あり) ⁽¹⁾	12 ビット モード GBW = 0x1、PGA ゲイン = x1	0.31			μs
		GBW = 0x1、PGA ゲイン = x32	1.5			μs
t_{Sample_GPAMP}	サンプリング時間 (GPAMP あり)	12 ビット モード	2.5			μs
$t_{Sample_SupplyMon}$	サンプリング時間 (電源モニタ (VDD/3) あり)	12 ビット モード	3			μs

- (1) OPA を備えたデバイスにのみ適用されます。

7.12.3 直線性パラメータ

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は $25^\circ C$ で測定されており、すべての直線性パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
E_I	積分直線性誤差 (INL)	外部リファレンス電圧 ⁽²⁾	-2.0		+2.0	LSB
E_D	微分直線性誤差 (DNL) ミッシングコードなしを保証	外部リファレンス電圧 ⁽²⁾	-1.0		+1.0	LSB
E_O	オフセット エラー	外部リファレンス電圧 ⁽²⁾	-3		3	mV
		内部リファレンス電圧、 $V_{R+} = VREF = 2.5V$	-3		3	mV
E_G	ゲイン誤差	外部リファレンス電圧 ⁽²⁾	-3		3	LSB

- (1) 総合未調整誤差 (TUE) は、次の式を使用して、 E_I 、 E_O 、 E_G から計算できます。 $TUE = \sqrt{(E_I)^2 + |E_O|^2 + E_G^2}$
注: 上記の式が正確であるためには、すべての誤差を同じ単位 (通常は LSB) に変換する必要があります。
- (2) 外部リファレンス電圧のすべての仕様は、 $V_{R+} = VREF+ = VDD = 3.3V$ かつ $V_{R-} = VREF- = VSS = 0V$ の条件で、 $VREF+$ ピンの外部容量 $1\mu F$ として測定されたものです。

7.12.4 代表的な接続図




図 7-2. ADC 入力ネットワーク

- R_{in} と $C_{S/H}$ の値については、「ADC 電気的特性」を参照してください。
- C_I の値については、「デジタル IO 電気的特性」を参照してください。
- C_{par} と R_{par} は外部 ADC 入力回路の寄生容量および抵抗を表します。

次の式を使用して、ADC 変換に必要な最小サンプリング時間 (T) を求めます。

- $\tau = (R_{par} + R_{in}) \times C_{S/H} + R_{par} \times (C_{par} + C_I)$
- $K = \ln(2^n / \text{セトリング誤差}) - \ln((C_{par} + C_I) / C_{S/H})$
- $T (\text{最小サンプリング時間}) = K \times \tau$

7.13 温度センサ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TS _{TRIM}	出荷時調整温度 (1)	ADC および VREF の構成: RES = 0 (12 ビット モード)、VRSEL = 2h (内部 VREF)、BUFCONFIG = 1h (1.4V VREF)、ADC t _{Sample} = 12.5μs	27	30	33	°C
TS _c	温度係数		-1.84	-1.75	-1.66	mV/°C
t _{SET, TS}	温度センサのセトリング タイム (2)			2.5	10	μs

- ユーザー校正により、より高い絶対精度を実現できます。
- これは、ADC で測定したときに温度センサがセトリングするために必要な最大時間です。温度センサを測定するとき、ADC の最小サンプリング時間を指定するために使用できます。

7.14 VREF

7.14.1 電圧特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
VDD _{min}	VREF 動作に必要な最低電源電圧	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	リファレンス電圧の出力電圧	BUFCONFIG = 1	1.379	1.4	1.421	V
		BUFCONFIG = 0	2.462	2.5	2.538	

7.14.2 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _{VREF}	VREF の動作電源電流	BUFCONFIG = {0, 1}、無負荷		74	100	μA
TC _{VREF}	VREF の温度係数 (1)	BUFCONFIG = {0, 1}			200	ppm/°C
TC _{drift}	VREF の長期ドリフト	時間=1000 時間、BUFCONFIG = {0, 1}、T = 25°C			300	ppm
PSRR _{DC}	VREF 電源除去比、DC	VDD = 1.7V~VDDmax、BUFCONFIG = 1	59	64		dB
		VDD = 2.7V~VDDmax、BUFCONFIG = 0	49	53		
V _{noise}	VREF 出力での RMS ノイズ (0.1Hz ~100MHz)	BUFCONFIG = 1		500		μVrms
		BUFCONFIG = 0		750		
ADC F _s	サポートされている最大 ADC サンプル周波数	ADC リファレンスとして VREF を使用			200	ksps
T _{startup}	VREF スタートアップ時間	BUFCONFIG = {0, 1}、VDD = 2.8V			15	μs

- VREF 出力の温度係数は、TC_{VRBUF} と内部バンドギャップ リファレンスの温度係数の和です。

7.15 COMP

7.15.1 コンパレータの電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
コンパレータ電気的特性					

7.15.1 コンパレータの電気的特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _{cm}	コモン モード入力範囲		0		VDD	V
V _{offset}	入力オフセット電圧				±25	mV
V _{hys}	DC 入力ヒステリシス	HYST = 00h		0.4		mV
		HYST = 01h		11		
		HYST = 02h		20		
		HYST = 03h		30		
t _{PD_ls}	伝搬遅延時間、応答時間	出力フィルタ オフ、オーバードライブ = 100mV、高速モード		32	50	ns
		出力フィルタ オフ、オーバードライブ=100mV、低消費電力モード			5	µs
t _{en}	コンパレータ イネーブル時間	伝播遅延仕様に達するまでのスタートアップ時間、高速モード			10	µs
		伝播遅延仕様に達するまでのスタートアップ時間、低消費電力モード			10	µs
I _{comp}	コンパレータの消費電流	V _{cm} = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、高速モード		120	200	µA
		V _{cm} = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、低消費電力モード		0.8	2.7	µA
		V _{cm} = VDD/2、100mV オーバードライブ、コンパレータのみ。高速モード		100	180	µA
		V _{cm} = VDD/2、100mV オーバードライブ、コンパレータのみ、低消費電力モード		0.7	2.1	µA
8 ビット DAC 電気的特性						
V _{dac}	DAC の出力範囲		0		VDD	V
V _{dac-code}	特定のコードに対する 8 ビット DAC の出力電圧	V _{IN} = 8 ビット DAC に与えるリファレンス電圧、コード n = 0~255		$V_{IN} \times (n+1) / 256$		V
INL	8 ビット DAC の積分非直線性		-1		1	LSB
DNL	8 ビット DAC の微分非直線性		-1		1	LSB
ゲイン誤差	8 ビット DAC のゲイン誤差	リファレンス電圧=VDD	-2		2	% (対 FSR)
オフセット誤差	8 ビット DAC のオフセット誤差		-5		5	mV
t _{dac_settle}	スタティック モードでの 8 ビット DAC のセッティング タイム	DACCODE0 = 0 → 255、DAC 出力が 1 LSB まで正確		1.5		µs

7.16 GPAMP

7.16.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _{CM}	同相電圧範囲	RRI = 0x0	-0.1		VDD-1	V
		RRI = 0x1	1		VDD-0.2	
		RRI = 0x2	-0.1		VDD-0.2	
I _q	静止電流 (オペアンプ 1 個あたり)	I _O = 0mA、RRI = 0x0		97		µA
		I _O = 0mA、RRI = 0x1 または 0x2		93		
GBW	ゲイン帯域幅積	C _L = 200pF		0.32		MHz

7.16.1 電気的特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V _{OS}	入力オフセット電圧	非反転、ユニティゲイン、T _A = 25°C、VDD = 3.3V	CHOPCLKMODE = 0x0	±0.2	±6.5	mV	
			CHOPCLKMODE = 0x1	±0.08	±0.4		
dV _{OS} /dT	入力オフセット電圧の温度ドリフト	非反転、ユニティゲイン	CHOPCLKMODE = 0x0	7.7		μV/°C	
			CHOPCLKMODE = 0x1	0.34			
I _{bias}	SoCの多重化された I/O ピンの入力バイアス	0.1V < V _{in} < VDD-0.3V、VDD=3.3V、CHOPCLKMODE=0x0	T _A = 25°C	±40		pA	
			T _A = 125°C	±4000			
		0.1V < V _{in} < VDD-0.3V、VDD=3.3V、CHOPCLKMODE=0x1	T _A = 25°C	±200			
			T _A = 125°C	±4000			
CMRR _{DC}	同相除去比、DC	同相電圧範囲の全範囲	CHOPCLKMODE = 0x0	48	77	dB	
			CHOPCLKMODE = 0x1	56	105		
e _n	入力電圧ノイズ密度	非反転、ユニティゲイン	f = 1kHz	43		nV/√Hz	
			f = 10kHz	19			
R _{in}	入力抵抗 ⁽¹⁾			0.65		kΩ	
C _{in}	入力容量	同相		4		pF	
		差動		2			
A _{OL}	開ループ電圧ゲイン、DC	R _L = 350kΩ、0.3 < V _o < (VDD-0.3)		82	90	107	dB
PM	位相マージン	C _L = 200pF、R _L = 350kΩ		69	70	72	度
SR	スルーレート	非反転、ユニティゲイン、C _L = 40pF		0.32		V/μs	
THDN	全高調波歪 + ノイズ			0.012		%	
I _{Load}	出力負荷電流			±4		mA	
C _{Load}	出力負荷容量			200		pF	

(1) 「Rin」という用語は、GPAMP 内のマルチプレクサ (mux) の入力抵抗を意味します。

7.16.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
t _{EN}	GPAMP のイネーブル時間	ENABLE = 0x0~0x1、バンドギャップリファレンスはオン、0.1%	非反転、ユニティゲイン		12	20	μs
t _{disable}	GPAMP のディセーブル時間				4		ULPCLK サイクル
t _{SETTLE}	GPAMP のセトリングタイム	C _L = 200pF、Vstep = 0.3V~(VDD - 0.3V)、0.1%、ENABLE = 0x1	非反転、ユニティゲイン		9		μs

7.17 OPA

7.17.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V _{CM}	同相電圧範囲	RRI = 0x0		-0.1		VDD-1.1	V
		RRI = 0x1		-0.1		VDD-0.3	
V _O	レール範囲からの電圧出力スイング	R _L = 10kΩ を VDD/2 に接続			20	68	mV
I _q	静止電流 (オペアンプ 1 個あたり) (3)	I _O = 0mA, RRI = 0x0	GBW = 0x0		100		μA
			GBW = 0x1		350		
		I _O = 0mA, RRI = 0x1	GBW = 0x0		140	170	
			GBW = 0x1		450	600	
I _{BCS}	バーンアウト電流源の電流				2		μA
GBW	ゲイン帯域幅積	非反転、ユニティゲイン、C _L = 40pF	GBW = 0x0		1.5		MHz
			GBW = 0x1		6		
V _{OS}	入力オフセット電圧	非反転、ユニティゲイン、VDD = 3.3V、T _A = 25°C	CHOP = 0x0		±0.4	±2	mV
			CHOP = 0x1 または 0x2			±0.3	
		非反転、ユニティゲイン、VDD = 3.3V	CHOP = 0x0		±1.5	±3.5	
			CHOP = 0x1 または 0x2		±0.1	±0.5	
dV _{OS} /dT	入力オフセット電圧の温度ドリフト	非反転、ユニティゲイン、CHOP = 0x0	GBW = 0x0		±8.5		μV/°C
			GBW = 0x1		±6		
		非反転、ユニティゲイン、CHOP = 0x1 または 0x2				±0.5	
PSRR _{DC}	電源除去比、DC	非反転、ユニティゲイン	CHOP = 0x0	74	86		dB
			CHOP = 0x1 または 0x2	74	86		
I _{bias}	入力バイアス電流	0.1V < V _{in} < VDD-0.3V、VDD = 3.3V、CHOP=0x0	T _A = 25°C		±50		pA
			T _A = 125°C		±0.35	±100	nA
		0.1V < V _{in} < VDD-0.3V、VDD = 3.3V、CHOP=0x1	T _A = 25°C		±0.4		nA
			T _A = 125°C		±0.4	±104	nA
I _{bias}	専用 OPA 入力ピンの入力バイアス電流 (1)	0.1V < V _{in} < VDD-0.3V、VDD = 3.3V、CHOP=0x0	T _A = 25°C		±6		pA
			T _A = 125°C		±0.35	±0.4	nA
		0.1V < V _{in} < VDD-0.3V、VDD = 3.3V、CHOP=0x1	T _A = 25°C		±0.4		nA
			T _A = 125°C		±0.4	±0.5	nA
CMRR _{DC}	同相除去比、DC	RRI = 0x0: 0V < V _{CM} < VDD-1.1V RRI = 0x1: 0V < V _{CM} < VDD-0.3V	CHOP = 0x0		89		dB
			CHOP = 0x1 または 0x2	73	102		
e _n	入力電圧ノイズ密度	GBW = 0x0、非反転、ユニティゲイン、CHOP = 0x0	f = 1kHz		240		nV/√Hz
			f = 10kHz		88		
R _{in}	入力抵抗 (2)				2.6		kΩ
C _{in}	入力容量	同相			3		pF
A _{OL}	開ループ電圧ゲイン、DC	R _L = 20kΩ を GND との間に接続、0.3 < V _O < VDD-0.3			105		dB
PM	位相マージン	C _L = 40pF	GBW = 0x0		57		度
			GBW = 0x1		50		
SR	スルーレート	非反転、ユニティゲイン、C _L = 40pF	GBW = 0x0		1.3		V/μs
			GBW = 0x1		4.9		

7.17.1 電気的特性 (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
THDN	全高調波歪 + ノイズ	非反転、ユニティゲイン、GBW = 0x0、f = 1.5kHz、積分BW = 100kHz		0.0034		%
		非反転、ユニティゲイン、GBW = 0x1、f = 6kHz、積分BW = 100kHz		0.004		
I _{Load}	短絡電流	GBW = 0x0、T _A = 25°C		±9		mA
		GBW = 0x1、T _A = 25°C		±30		
C _{Load}	出力負荷容量				40	pF

- (1) MSPM0L134x デバイスのみ
- (2) ここでの R_{in} は、OPA 内のマルチプレクサの入力抵抗を意味します。
- (3) VBOOST 電流を除きます。OPA がイネーブルのときは、VBOOST をイネーブルにする必要があります。

7.17.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{EN}	OPA のイネーブル時間	ENABLE = 0x0~0x1、バンドギャップリファレンスはオン、0.1%、非反転、ユニティゲイン	GBW = 0x0	7.3	12	μs
			GBW = 0x1	4.4	6	
t _{disable}	OPA のディセーブル時間			4		ULPCLK サイクル
f _{CHOP}	OPA のチョッピング周波数	CHOP = 0x1	GAIN = 0x0	125		kHz
			GAIN = 0x1	62.5		
			GAIN = 0x2	31.25		
			GAIN = 0x3	15.625		
			GAIN = 0x4	7.8		
			GAIN = 0x5	3.9		
t _{SETTLE}	OPA のセトリングタイム	C _L = 40pF、Vstep = 0.3V~(VDD - 0.3V)、0.1%、ENABLE = 0x1、非反転、ユニティゲイン	GBW = 0x0	2.5	9	μs
			GBW = 0x1	1.3	5	

7.17.3 PGA モード

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
G	非反転ゲインの精度	バッファモード (1)			+0.05	%
		GAIN = 0x1	ユニティゲイン	-0.05		
		GAIN = 0x2	ゲイン 2	-0.6	+0.6	
		GAIN = 0x3	ゲイン 4	-0.8	+0.8	
		GAIN = 0x4	ゲイン 8	-1	+1	
		GAIN = 0x5	ゲイン 16	-1.5	1.5	
	反転ゲインの精度	GAIN = 0x1	ゲイン -1	-0.8	+0.8	%
		GAIN = 0x2	ゲイン -3	-1.0	+1.0	
		GAIN = 0x3	ゲイン -7	-1.2	1.2	
		GAIN = 0x4	ゲイン -15	-1.5	1.5	
		GAIN = 0x5	ゲイン -31	-2.7	2.7	

7.17.3 PGA モード (続き)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位		
R _{PGA}	プログラム可能なゲイン段の抵抗	GAIN = 0x1	R1		64		kΩ		
			R2 (帰還抵抗)		64				
		GAIN = 0x2	R1		32				
			R2 (帰還抵抗)		96				
		GAIN = 0x3	R1		16				
			R2 (帰還抵抗)		112				
		GAIN = 0x4	R1		8				
			R2 (帰還抵抗)		120				
		GAIN = 0x5	R1		4				
			R2 (帰還抵抗)		124				
		G/dV	電源によるゲインのドリフト			0.026		0.84	%/V
		G/dT	温度によるゲインのドリフト			0.0007		0.014	%/C
THD	全高調波歪	f = 3kHz, R _L = 1.5kΩ を VDD/2 に接続, GBW = 0x1, GAIN = 0x1			88		dB		
		f = 188Hz, R _L = 1.5kΩ を VDD/2 に接続, GBW = 0x1, GAIN = 0x5			61				

(1) OPA はバッファ モードにおいてユニティ ゲインで動作し、増幅なしでインピーダンス マッチングと信号バッファリングを行います。

7.18 I2C

7.18.1 I2C の特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	スタンダード モード		ファスト モード		高速プラス モード		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
f _{I2C}	I2C 入力クロック周波数	パワードメイン 0 の I2C	2	32	8	32	20	32	MHz
f _{SCL}	SCL クロック周波数			0.1		0.4		1	MHz
t _{HD,STA}	(リポート) スタート ホールド時間		4		0.6		0.26		μs
t _{LOW}	SCL クロックの Low 期間		4.7		1.3		0.5		μs
t _{HIGH}	SCL クロック High 期間		4		0.6		0.26		μs
t _{SU,STA}	リポート スタート セットアップ時間		4.7		0.6		0.26		μs
t _{HD,DAT}	データ ホールド時間		0		0		0		ns
t _{SU,DAT}	データ セットアップ時間		250		100		50		ns
t _{SU,STO}	ストップ セットアップ時間		4		0.6		0.26		μs
t _{BUF}	終了条件と開始条件の間のバスフリー時間		4.7		1.3		0.5		μs
t _{VD, DAT}	データ有効時間			3.45		0.9		0.45	μs
t _{VD, ACK}	データ有効アクロリッジ時間			3.45		0.9		0.45	μs

7.18.2 I2C フィルタ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	ns
		AGFSELx = 2		22	60	ns
		AGFSELx = 3		35	90	ns

7.18.3 I²C のタイミング図




図 7-3. I2C のタイミング図

7.19 SPI

7.19.1 SPI

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
SPI						
f _{SPI}	SPI クロック周波数	最大クロック速度 = 32MHz 1.62 < VDD < 3.6V コントローラ モード			16	MHz
f _{SPI}	SPI クロック周波数	最大クロック速度 = 32MHz 1.62 < VDD < 3.6V ペリフェラル モード			16	MHz
DC _{SCK}	SCK のデューティ サイクル		40	50	60	%
コントローラ						
t _{SCLK_H/L}	SCLK High または Low 時間		(t _{SPI} /2) - 1	t _{SPI} /2	(t _{SPI} /2) + 1	ns
t _{SU,CI}	POCI 入力データのセットアップ時間 (1)	2.7 < VDD < 3.6V、遅延サンプリングがイネーブル	1			ns
		1.62 < VDD < 2.7V、遅延サンプリングがイネーブル	1			
t _{SU,CI}	POCI 入力データのセットアップ時間 (1)	2.7 < VDD < 3.6V、遅延サンプリングなし	27			ns
		1.62 < VDD < 2.7V、遅延サンプリングなし	35			
t _{HD,CI}	POCI 入力データのホールド時間		9			ns
t _{VALID,CO}	PICO 出力データの有効時間 (2)				10	ns
t _{HD,CO}	PICO 出力データのホールド時間 (3)		1			ns
ペリフェラル						
t _{CS,LEAD}	CS 進み時間、CS アクティブからクロックまで		8			ns

7.19.1 SPI (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{CS,LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1			ns
$t_{CS,ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで				23	ns
$t_{CS,DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで				19	ns
$t_{SU,PI}$	PICO 入力データのセットアップ時間		7			ns
$t_{HD,PI}$	PICO 入力データのホールド時間		31.25			ns
$t_{VALID,PO}$	POCI 出力データの有効時間 (2)	$2.7 < VDD < 3.6V$			24	ns
$t_{VALID,PO}$	POCI 出力データの有効時間 (2)	$1.62 < VDD < 2.7V$			31	ns
$t_{HD,PO}$	POCI 出力データのホールド時間 (3)		5			ns

- (1) 遅延サンプリング機能がイネーブルのとき、POCI 入力データのセットアップ時間を完全に補償できます。
- (2) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。
- (3) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。

7.19.2 SPI タイミング図




図 7-4. SPI のタイミング図 - コントローラ モード




図 7-5. SPI のタイミング図 - ペリフェラル モード

7.20 UART

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
f_{UART}	UART 入力クロック周波数			32	MHz
f_{BITCLK}	BITCLK クロック周波数 (MBaud のボーレートに等しい)			4	MHz
t_{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間	AGFSELx = 0	6		ns
		AGFSELx = 1	14	35	ns
		AGFSELx = 2	22	60	ns
		AGFSELx = 3	35	90	ns

7.21 TIMx

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
t_{res}	タイマ分解能時間	$f_{\text{TIMxCLK}} = 32\text{MHz}$	31.25		ns
			1		t_{TIMxCLK}
t_{res}	タイマ分解能時間			16	ビット
t_{COUNTER}	16 ビット カウンタのクロック周期	$f_{\text{TIMxCLK}} = 32\text{MHz}$	0.03125	2048	μs
			1	65536	t_{TIMxCLK}

7.22 エミュレーションおよびデバッグ

7.22.1 SWD タイミング

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
f_{SWD}	SWD 周波数			10	MHz

8 詳細説明

以降のセクションでは、このデータシートのデバイスを構成するすべてのコンポーネントについて説明します。これらのデバイスに内蔵されているペリフェラルは、メモリ・マップト・レジスタ (MMR) を介してソフトウェアで設定されます。詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の対応する章を参照してください。

8.1 CPU

CPU サブシステム (MCPUSS) は、Arm Cortex-M0+ CPU、命令プリフェッチおよびキャッシュ、システム・タイマ、割り込み管理機能を実装しています。Arm Cortex-M0+ は、組込みアプリケーションに高性能と低消費電力を提供する、コスト最適化された 32 ビット CPU です。CPU サブシステムの主な特長は次のとおりです。

- Arm Cortex-M0+ CPU により、32kHz~32MHz のクロック周波数をサポート
 - ARMv6-M Thumb 命令セット (リトル・エンディアン)、シングル・サイクル 32x32 乗算命令付き
 - Arm シングル・サイクル IO ポートを経由して、GPIO レジスタにシングル・サイクルでアクセス
- シーケンシャル・コード実行を改善するためのプリフェッチ・ロジックと、2 つの 64 ビット・キャッシュ・ラインを備えた I キュッシュ
- 24 ビットのダウン・カウンタと自動リロード機能を備えたシステム・タイマ (SysTick)
- 4 つのプログラム可能な優先レベルとテール・チェーンを備えたネスト型ベクタ割り込みコントローラ (NVIC)
- 割り込みレイテンシを短縮するためのジャンプ・インデックスを備えた、割り込み源全体を拡張するための割り込みグループ

8.2 動作モード

MSPM0L MCU には 5 つのメイン動作モード (電力モード) があり、アプリケーションの要件に基づいてデバイスの消費電力を最適化できます。消費電力を低減するためのモードは次のとおりです。RUN、SLEEP、STOP、STANDBY、SHUTDOWN。CPU は RUN モードではコードをアクティブに実行しています。ペリフェラル割り込みイベントにより、デバイスを SLEEP、STOP、または STANDBY モードから RUN モードにウェークアップできます。SHUTDOWN モードでは、内部コア・レギュレータが完全にディスエーブルされ、消費電力が最小化されます。また、NRST、SWD、または特定の IO でのロジック・レベルの一致によってのみウェークアップが可能です。RUN、SLEEP、STOP、STANDBY の各モードには、複数の構成可能なポリシー・オプション (例: RUN.x) も含まれており、性能と消費電力のバランスを確保できます。

性能と消費電力のバランスをさらに高めるために、MSPM0L デバイスには次の 2 つの電力ドメインが実装されています。PD1 (CPU、メモリ、高性能ペリフェラル用) と PD0 (低速、低消費電力ペリフェラル用)。PD1 は、RUN モードと SLEEP モードで常に電源が供給されますが、他のすべてのモードではディスエーブルになります。PD0 は、RUN、SLEEP、STOP、STANDBY の各モードで常に電源が供給されます。SHUTDOWN モードでは、PD1 と PD0 の両方がディスエーブルになります。

8.2.1 動作モード別の機能

各動作モードでサポートされている機能を、表 8-1 に示します。

機能キー:

- **EN**: その機能は、指定されたモードでイネーブルされます。
- **DIS**: その機能は、指定されたモードでディセーブル (クロックと電源のどちらかが遮断) されますが、その機能の設定は保持されます。
- **OPT**: その機能は、指定されたモードでは任意であり、イネーブルなときはイネーブルのままです。
- **NS**: その機能は、指定されたモードで自動的にディセーブルされませんが、サポートされません。
- **OFF**: その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。

表 8-1. 動作モード別のサポートされている機能

動作モード		RUN			SLEEP			STOP			STANDBY		SHUTDOWN	
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1		
発振器	SYSOSC	EN	EN	DIS	EN	EN	DIS	OPT ⁽¹⁾	EN	DIS	DIS	DIS	OFF	
	LFOSC	EN											OFF	
クロック	CPUCLK	32M	32k	32k	DIS									OFF
	MCLK から PD1 へ	32M	32k	32k	32M	32k	32k	DIS						OFF
	ULPCLK から PD0 へ	32M	32k	32k	32M	32k	32k	4M ⁽¹⁾	4M	32k	DIS	DIS	OFF	
	ULPCLK から TIMG0/1 へ	32M	32k	32k	32M	32k	32k	4M ⁽¹⁾	4M	32k	DIS	DIS	OFF	
	MFCLK	OPT	DIS		OPT	DIS		OPT		DIS			OFF	
	LFCLK	32k											DIS	OFF
	LFCLK から TIMG0/1 へ	32k											DIS	OFF
	MCLK モニタ	OPT											DIS	OFF
PMU	POR モニタ	EN											OFF	
	BOR モニタ	EN											OFF	
	コア・レギュレータ	高駆動能力						中駆動能力			低駆動能力		OFF	
コア機能	CPU	EN			DIS									OFF
	DMA	OPT						NS (トリガをサポート)						OFF
	フラッシュ	EN						DIS						OFF
	SRAM	EN						DIS						OFF
PD1 パリフェラル	SPI0	OPT						DIS						OFF
	CRC	OPT						DIS						OFF
PD0 パリフェラル	TIMG0/1	OPT											OFF	
	TIMG2/4	OPT										OPT ⁽²⁾	OFF	
	UART0/1	OPT										OPT ⁽²⁾	OFF	
	I2C0/1	OPT										OPT ⁽²⁾	OFF	
	GPIOA	OPT										OPT ⁽²⁾	OFF	
	WWDT0	OPT										DIS	OFF	
アナログ	ADC0	OPT								NS (トリガをサポート)				OFF
	OPA0/1	OPT	NS		OPT	NS		OPT		NS			OFF	
	GPAMP	OPT											NS	OFF
	COMP0	OPT	OPT (ULP)		OPT	OPT (ULP)		OPT		OPT (ULP)			OFF	
IOMUX および IO ウェークアップ		EN											DIS (ウェーク付き)	
ウェーク源		N/A			任意の IRQ				PD0 IRQ				IOMUX、NRST、SWD	

- (1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。
- (2) STANDBY に STANDBY1 のポリシーを使用する場合、TIMG0 と TIMG1 のみがクロック駆動されます。その他の PD0 パリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。

8.3 パワー マネージメント ユニット (PMU)

パワー マネージメント ユニット (PMU) は、本デバイスのための内部的に安定化されたコア電源を生成し、また外部電源 (VDD) の監視を行います。PMU は、PMU 自体とアナログ ペリフェラルで使用されるバンドギャップ基準電圧も内蔵しています。PMU の主な特長は次のとおりです。

- パワーオンリセット (POR) 電源モニタ
- ブラウンアウトリセット (BOR) 電源モニタ、プログラム可能な 3 つのスレッシュホールドを使った早期警告機能付き
- RUN、SLEEP、STOP、STANDBY 動作モードをサポートするコア レギュレータにより、性能と消費電力を動的に最適化
- バリティ保護されたトリムにより、パワー マネージメントトリムが破損した際、パワーオンリセット (POR) を直ちに生成

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「PMU」の章を参照してください。

8.4 クロック・モジュール (CKM)

クロック・モジュールは次の発振器を備えています。

- **LFOSC**: 内部低周波数発振器 (32kHz)
- **SYSOSC**: 内部高周波数発振器 (4MHz または 32MHz (出荷時に調整)、16MHz または 24MHz (ユーザーによる調整))

プロセッサ、バス、ペリフェラルで使用するために、クロック・モジュールによって次のクロックが分配されます。

- **MCLK**: PD1 ペリフェラルのメイン・システム・クロック。SYSOSC または LFCLK から派生。RUN および SLEEP モードでアクティブ。
- **CPULCK**: プロセッサのクロック (MCLK から派生)。RUN モードでアクティブ。
- **ULPCLK**: PD0 ペリフェラル用の超低消費電力クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **MFCLK**: ペリフェラル用の 4MHz 固定中周波数クロック。RUN、SLEEP、STOP モードで使用可能。
- **LFCLK**: ペリフェラルまたは MCLK 用の 32kHz 固定低周波数クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **ADCCLK**: ADC のクロック。RUN、SLEEP、STOP モードで使用可能。
- **CLK_OUT**: クロックを外部に出力するために使用。RUN、SLEEP、STOP、STANDBY モードで使用可能。

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「CKM」の章を参照してください。

8.5 DMA

ダイレクト・メモリ・アクセス (DMA) コントローラを使うと、CPU を介さずに、1 つのメモリ・アドレスから別のメモリ・アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスの DMA は、以下の主な機能をサポートしています。

- 3 つの独立した DMA 転送チャンネル
 - 1 つのフル機能チャンネル (DMA0)。繰り返し転送モードをサポートします。
 - 2 つの基本チャンネル (DMA1、DMA2)。シングル転送モードをサポートします。
- DMA チャンネルの優先度を設定可能
- バイト (8 ビット)、短いワード (16 ビット)、ワード (32 ビット)、長いワード (64 ビット)、バイトとワードの混合の転送機能
- 最大 64k のブロック・サイズのすべてのデータ・タイプの転送をサポートする転送カウンタ
- DMA 転送トリガの選択を設定可能
- その他のチャンネルにサービスを提供するためのアクティブ・チャンネル中断
- ピンポン・バッファ・アーキテクチャのための早期割り込み生成
- 別のチャンネルでのアクティビティ完了時のチャンネルのカスケード化

- スライド・モードによりデータの再編成をサポート

表 8-2 に、DMA メモリ・マップ・レジスタの DMATCTL.DMATSEL 制御ビットを使って設定された DMA で利用可能なトリガの一覧を示します。

表 8-2. DMA のトリガの割り当て

TRIGGER 0:6	ソース	TRIGGER 7:13	ソース
0	ソフトウェア	7	I2C1 パブリッシャ 2
1	一般サブスクライバ 0 (FSUB_0)	8	SPI0 パブリッシャ 1
2	一般サブスクライバ 1 (FSUB_1)	9	SPI0 パブリッシャ 2
3	ADC0 パブリッシャ 2	10	UART0 パブリッシャ 1
4	I2C0 パブリッシャ 1	11	UART0 パブリッシャ 2
5	I2C0 パブリッシャ 2	12	UART1 パブリッシャ 1
6	I2C1 パブリッシャ 1	13	UART1 パブリッシャ 2

8.6 イベント

イベント・マネージャは、1 つのエンティティ (ペリフェラルなど) から別のエンティティ (第 2 のペリフェラル、DMA、CPU など) にデジタル・イベントを転送します。イベント・マネージャは、静的なルートとプログラマブルなルートの組み合わせを含むイベント・ファブリックによって相互接続された一連の定義済みイベント・パブリッシャ (ジェネレータ) およびサブスクライバ (レシーバ) によるイベント転送を実装しています。

イベント・マネージャによって転送されるイベントには、以下が含まれます。

- 割り込み要求 (IRQ) として CPU に転送されるペリフェラル・イベント (静的イベント)
 - 例: CPU に送られる GPIO 割り込み
- DMA トリガ (DMA イベント) として DMA に転送されるペリフェラル・イベント
 - 例: DMA 転送を要求するための、DMA への UART データ受信トリガ
- ハードウェアでの動作を直接トリガするため、別のペリフェラルに転送されるペリフェラル・イベント (汎用イベント)
 - 例: TIMx タイマ・ペリフェラルが ADC サブスクライバ・ポートに周期的イベントを発行し、ADC がこのイベントを使ってサンプリング開始をトリガする。

詳細については、『MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「イベント」の章を参照してください。

表 8-3. 汎用イベント・チャンネル

一般的なルートは、1:1 ルートと 1:2 スプリッタ・ルートのどちらかです。これらのルートでは、イベントを発行しているペリフェラルは、利用可能な複数の汎用ルート・チャンネルの 1 つを使ってそのイベントを別の 1 つのエンティティ (スプリッタ・ルートの場合は複数のエンティティ) に公開するように構成されています。エンティティとは、別のペリフェラル、汎用 DMA トリガ・イベント、汎用 CPU イベントを指します。

CHANID	汎用ルート・チャンネルの選択	チャンネル・タイプ
0	汎用イベント・チャンネルが選択されていない。	N/A
1	汎用イベント・チャンネル 1 が選択されている。	1:1
2	汎用イベント・チャンネル 2 が選択されている。	1:1
3	汎用イベント・チャンネル 3 が選択されている。	1:2 (スプリッタ)

8.7 メモリ

8.7.1 メモリ構成

デバイスのメモリ・マップを、以下の表に要約します。メモリ領域の詳細については、『MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「プラットフォーム・メモリ・マップ」の章を参照してください。

表 8-4. メモリ構成

メモリ領域	サブ領域	MSPM0L1304、 MSPM0L1344	MSPM0L1305、 MSPM0L1345	MSPM0L1306、 MSPM0L1346
コード (フラッシュ)	MAIN ⁽³⁾	16KB - 8B 0x0000.0000~0x0000.3FF8	32KB - 8B ⁽¹⁾ 0x0000.0000~ 0x0000.7FF8	64KB - 8B ⁽¹⁾ 0x0000.0000~ 0x0000.FFF8
	MAIN のエイリアス ^{(2) (3)}	0x0040.0000~0x0040.3FF8	0x0040.0000~ 0x0040.7FF8	0x0040.0000~ 0x0040.FFF8
SRAM (SRAM)	SRAM	2KB 0x2000.0000~0x2000.0800	4KB 0x2000.0000~ 0x2000.1000	4KB 0x2000.0000~0x2000.1000
	SRAM のエイリアス ⁽²⁾	0x2000.0000~0x2000.0800	0x2000.0000~ 0x2000.1000	0x2000.0000~0x2000.1000
ペリフェラル	ペリフェラル	0x4000.0000~0x40FF.FFFF	0x4000.0000~ 0x40FF.FFFF	0x4000.0000~ 0x40FF.FFFF
	MAIN ⁽³⁾	0x0000.0000~0x0000.3FF8	0x0000.0000~ 0x0000.7FF8	0x0000.0000~ 0x0000.FFF8
	MAIN のエイリアス ^{(2) (3)}	0x0040.0000~0x0040.3FF8	0x0040.0000~ 0x0040.7FF8	0x0040.0000~ 0x0040.FFF8
	NONMAIN	512 バイト 0x41C0.0000~ 0x41C0.0200	512 バイト 0x41C0.0000~ 0x41C0.0200	512 バイト 0x41C0.0000~ 0x41C0.0200
	NONMAIN のエイリアス ⁽²⁾	0x41C1.0000~ 0x41C1.0200	0x41C1.0000~ 0x41C1.0200	0x41C1.0000~ 0x41C1.0200
	FACTORY	0x41C4.0000~ 0x41C4.0080	0x41C4.0000~ 0x41C4.0080	0x41C4.0000~ 0x41C4.0080
	FACTORY のエイリアス ⁽²⁾	0x41C5.0000~ 0x41C5.0080	0x41C5.0000~ 0x41C5.0080	0x41C5.0000~ 0x41C5.0080
サブシステム	0x6000.0000~0x7FFF.FFFF	0x6000.0000~ 0x7FFF.FFFF	0x6000.0000~ 0x7FFF.FFFF	
システム PPB	0xE000.0000~ 0xE00F.FFFF	0xE000.0000~ 0xE00F.FFFF	0xE000.0000~ 0xE00F.FFFF	

- (1) フラッシュ・メモリの上位 32KB (アドレス 0x0000.0000~0x0000.8000) の書き込み / 消去サイクルは最大 100000 回です。
- (2) メモリのエイリアスは、対応するメモリ領域と同じメモリ領域を読み取ります。ECC を備えたデバイスとの互換性を維持するために、メモリのエイリアスが備わっています
- (3) フラッシュ領域の最後の 8 バイトのいずれかに CPU がアクセスすると、ハード・フォルトが発生します。これは、プリフェッチ・ロジックが 1 フラッシュ・ワード (64 ビット) 先の読み取りを試み、無効なメモリ位置の読み取りが行われるためです。

8.7.2 ペリフェラル・ファイル・マップ

使用可能なペリフェラルと、各ペリフェラルのレジスタ・ベース・アドレスの一覧を、表 8-5 に示します。

表 8-5. ペリフェラルのまとめ

ペリフェラル名	ベース・アドレス	サイズ
ADC0	0x40004000	0x2000
COMP0	0x40008000	0x2000
OPA0	0x40020000	0x2000
OPA1	0x40022000	0x2000
VREF	0x40030000	0x2000
WWDT0	0x40080000	0x2000
TIMG0	0x40084000	0x2000
TIMG1	0x40086000	0x2000
TIMG2	0x40088000	0x2000

表 8-5. ペリフェラルのまとめ (続き)

ペリフェラル名	ベース・アドレス	サイズ
TIMG4	0x4008C000	0x2000
GPIO0	0x400A0000	0x2000
SYSCCTL	0x400AF000	0x3000
DEBUGSS	0x400C7000	0x2000
EVENT	0x400C9000	0x3000
NVMNW	0x400CD000	0x2000
I2C0	0x400F0000	0x2000
I2C1	0x400F2000	0x2000
UART1	0x40100000	0x2000
UART0	0x40108000	0x2000
MCPUSS	0x40400000	0x2000
WUC	0x40424000	0x1000
IOMUX	0x40428000	0x2000
DMA	0x4042A000	0x2000
CRC	0x40440000	0x2000
SPI0	0x40468000	0x2000
ADC0 ⁽¹⁾	0x4055A000	0x1000

(1) ADC0 メモリ・マップ・レジスタのエイリアス領域。

8.7.3 ペリフェラルの割り込みベクタ

表 8-6 に、このデバイス内の各ペリフェラルの IRQ 番号と割り込みグループ番号を示します。

表 8-6. 割り込みベクタ番号

ペリフェラル名	NVIC IRQ	グループ IIDX
WWDT0	0	0
DEBUGSS	0	2
NVMNW	0	3
EVENT SUB PORT0	0	4
EVENT SUB PORT1	0	5
SYSCCTL	0	6
GPIO0	1	0
COMP0	1	2
TIMG1	2	–
ADC	4	–
SPI0	9	–
UART1	13	–
UART0	15	–
TIMG0	16	–
TIMG2	18	–
TIMG4	20	–
I2C0	24	–
I2C1	25	–
DMA	31	–

8.8 フラッシュ・メモリ

実行可能なプログラム・コードとアプリケーション・データを格納するため、1 バンクの不揮発性フラッシュ・メモリが備わっています。

フラッシュの主な特長は次のとおりです。

- 推奨電源電圧範囲全体にわたって、インサーキットでの書き込み / 消去動作をサポート
- 1KB の小さなセクタ・サイズ (1KB の最小消去分解能)
- フラッシュ・メモリの下位 32KB で最大 100000 回の書き込み / 消去サイクル、残りのフラッシュ・メモリで最大 10000 回の書き込み / 消去サイクルをサポート (32KB 以下のデバイスでは、フラッシュ・メモリ全体で 100000 サイクルをサポート)

フラッシュ・メモリの詳細な説明については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「NVM」の章を参照してください。

8.9 SRAM

MSPM0Lxx MCU には、低消費電力の高性能 SRAM が搭載されており、デバイスでサポートされている CPU 周波数範囲全体にわたってゼロ待機状態に対応します。SRAM は、コードに加えて、呼び出しスタック、ヒープ、グローバル・データなどの揮発性情報を格納するために使用できます。SRAM の内容は、RUN、SLEEP、STOP、STANDBY 動作モードでは完全に保持され、SHUTDOWN モードでは失われます。書き込み保護メカニズムが搭載されているため、アプリケーションは SRAM の一部に意図しない変更が加わることを防止できます。SRAM 書き込み保護は、実行可能コードを SRAM に配置する際、CPU と DMA のどちらかが意図せずコードを上書きしないように保護するのに役立ちます。SRAM にコードを配置すると、ゼロ待機状態動作と低消費電力を実現することで、重要なループの性能を向上できます。

8.10 GPIO

汎用入出力 (GPIO) ペリフェラルを使用すると、アプリケーションは本デバイスのピンを経由してデータを読み書きできます。ポート A GPIO ペリフェラルを使用することで、これらのデバイスは最大 28 本の GPIO ピンをサポートします。

GPIO モジュールの主な特長は次のとおりです。

- CPU からの 0 待機状態の MMR アクセス
- ソフトウェアでのリード・モディファイ・ライト構造を必要とせずに、複数のビットのセット、クリア、トグルが可能
- 任意の GPIO ポートによる、STOP および STANDBY モードからの低消費電力ウェイクアップを可能にする「FastWake」機能
- ユーザー制御の入力フィルタリング

8.11 IOMUX

IOMUX ペリフェラルは IO パッド構成を可能にし、デバイス・ピンと間のデジタル・データの流れを制御します。IOMUX の主な特長は次のとおりです。

- IO パッド構成レジスタにより、プログラム可能な駆動強度、速度、プルアップまたはプルダウンなどが可能
- デジタル・ピン多重化により、複数のペリフェラル信号を同じ IO パッドに接続可能
- PINCM レジスタを使って、ピンの機能と能力をユーザー設定可能

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「IOMUX」の章を参照してください。

8.12 ADC

これらのデバイスの 12 ビット・アナログ / デジタル・コンバータ (ADC) モジュールは、シングルエンド入力による高速 12 ビット変換をサポートしています。

ADC の主な特長は次のとおりです。

- 12 ビットの出力分解能、最大 1.68Msps、11 ビットを超える ENOB
- ハードウェア平均化により、105ksps で 14 ビットの変換分解能を実現

- 最大 10 の外部入力チャネル
- 温度センシング、電源監視、アナログ信号チェーン (OPA、GPAMP などとの相互接続) 用の内部チャネル
- ソフトウェアで選択可能なリファレンス電圧:
 - 1.4V と 2.5V に設定可能な ADC 専用の内部リファレンス電圧 (VREF)
 - MCU 電源電圧 (VDD)
 - VREF+ および VREF- ピンを経由して ADC に供給される外部リファレンス電圧
- RUN、SLEEP、STOP モードで動作し、STANDBY モードからのトリガをサポート

表 8-7. ADC0 のチャネル割り当て

CHANNEL[0:7]	信号名	CHANNEL[8:15]	信号名 ^{(1) (2)}
0	A0	8	A8
1	A1	9	A9
2	A2	10	–
3	A3	11	温度センサ
4	A4	12	OPA0 出力
5	A5	13	OPA1 出力
6	A6	14	GPAMP 出力
7	A7	15	電源 / バッテリ・モニタ

- (1) 信号名が斜体で記載された信号は、SoC の内部の信号です。これらの信号は、内部ペリフェラルの相互接続に使用されます。
- (2) デバイスのアナログ接続の詳細については、[セクション 8.24](#) を参照してください。

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「ADC」の章を参照してください。

8.13 温度センサ

温度センサは、デバイス温度に対して直線的に変化する電圧を出力します。温度センサの出力は、温度からデジタルへの変換を可能にするため、ADC 入力チャネルの 1 つに内部的に接続されています。

温度センサのユニットごとの 1 点キャリブレーション値は、ファクトリ定数メモリ領域に格納されています。このキャリブレーション値は、工場調整温度 (TS_{TRIM}) において $VDD = 3.3V$ として 12 ビット モードで測定された温度センサ値に対応する ADC 変換結果 (ADC コード形式) を表します。上記の測定において、ADC および VREF の構成は次のとおりです。RES = 0 (12 ビット モード)、VRSEL = 0h (VDD)、ADC $t_{Sample} = 12.5\mu s$ 。このキャリブレーション値を温度センサの温度係数 (TS_C) と組み合わせて使用することで、本デバイスの温度を推定できます。出荷時調整値を使って本デバイスの温度を推定する方法については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「温度センサ」のセクションを参照してください。

8.14 VREF

これらのデバイスのリファレンス電圧モジュール (VREF) は、オンボード ADC 専用の構成可能なリファレンス電圧バッファを内蔵しています。これらのデバイスは、より高い精度を必要とするアプリケーション向けに、外部リファレンス電圧の接続にも対応しています。

VREF の主な特長は次のとおりです。

- ADC 用に、1.4V と 2.5V の内部リファレンス電圧をユーザーが選択可能
- 内部リファレンス電圧は、最大 200kps の ADC 動作をサポート
- ADC 用の外部リファレンス、および VREF+ および VREF- デバイス・ピン上の他のアナログ・ペリフェラルを取り込むためのサポート (24、28、32 ピンのパッケージのみ)

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「VREF」の章を参照してください。

8.15 COMP

本デバイスのコンパレータ ペリフェラルは、2 つの入力端子の電圧レベルを比較し、この比較に基づいてデジタル信号を出力します。COMP は、以下の主な機能をサポートしています。

- ヒステリシスをプログラム可能
- リファレンス電圧をプログラム可能:
 - 8 ビット リファレンス電圧 DAC を内蔵。その出力は、出力バッファとして OPA 入力端子に内部的に接続することもできます。
- 動作モードを設定可能:
 - 高速モード (タイミング重視のアプリケーションで伝搬遅延を最小限に抑えるため)
 - 低消費電力モード (最小限の消費電力で低速で変化する信号を監視するため)
- 出力グリッチ フィルタ遅延をプログラム可能
- 最小のものを除くすべての低消費電力モードからのデバイスの出力ウェークアップをサポート
- コンパレータ レジスタの IPSEL および IMSEL ビットを使用して、デバイス ピンまたは内部アナログ モジュールからコンパレータ チャンネル入力を選択できます。

表 8-8. COMP0 の入力チャンネルの選択 (1)

IPSEL/IMSEL ビット	正端子入力	負端子入力
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x6	OPA1 出力	OPA0 出力

(1) デバイスのアナログ接続の詳細については、[セクション 8.24](#) を参照してください。

表 8-9. COMP0 ブランキング ソース表

CTL2.BLANKSRC	ブランキング ソースの選択
0x0	ブランキング ソースがディセーブル
0x1	TIMG0.CC1
0x2	TIMG1.CC1
0x3	TIMG2.CC1

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「COMP」の章を参照してください。

8.16 CRC

巡回冗長検査 (CRC) モジュールは入力データ・シーケンスのシグネチャを提供します。CRC モジュールの主な特長は次のとおりです。

- CRC16-CCITT に基づく 16 ビット CRC をサポート
- CRC32-ISO3309 に基づく 32 ビット CRC をサポート
- ビット・リバーサルをサポート

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「CRC」の章を参照してください。

8.17 GPAMP

汎用アンプ (GPAMP) ペリフェラルは、レール・ツー・レールの入力と出力を備えたチョッパ安定化汎用オペアンプです。

GPAMP は、以下の機能をサポートしています。

- ソフトウェアで選択可能なチョッパ安定化
- レール・ツー・レール入出力

- プログラム可能な内部ユニティ・ゲイン帰還ループ

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「ADC」の章を参照してください。

8.18 OPA

これらのデバイスのゼロドリフト オペアンプ (OPA) (OPA0, OPA1) は、レール ツー レール入力 / 出力とプログラム可能なゲイン段帰還ループを備えたチョッパ安定化オペアンプです。

OPA ペリフェラルは、以下の主な機能をサポートしています。

- 精度とドリフト性能を向上させる、ソフトウェアで選択可能なゼロドリフト チョッパ安定化機能
- オフセット誤差を除去するための工場出荷時トリミング
- センサの状態を監視するための内蔵バーニアアウト電流源 (BCS)
- 最大 32 倍のプログラマブル ゲイン アンプ (PGA)

各種アナログ信号チェーン アンプ構成 (汎用、反転、非反転、ユニティゲイン、カスケード、非反転カスケード、差動など) をサポートするため、OPA は構成可能な入力マルチプレクサ (P-MUX、N-MUX、M-MUX) を備えています。各 OPA の入力チャンネルの割り当てを、以下の表に示します。

デバイスのアナログ接続の詳細については、[セクション 8.24](#) を参照してください。

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「OPA」の章を参照してください。

8.19 I2C

これらのデバイスの I²C (Inter-Integrated Circuit Interface) ペリフェラルは、バス上のその他の I2C デバイスとの双方向データ転送を行い、次の主な機能をサポートしています。

- 複数の 7 ビット・ターゲット・アドレスを持つ 7 ビットおよび 10 ビット・アドレッシング・モード
- マルチ・コントローラのトランスミッタ / レシーバ・モード
- 設定可能クロック・ストレッチング付きターゲット・レシーバ / トランスミッタ・モード
- スタンダード・モード (Sm) をサポート (最大 100kbit/s のビット・レート)
- ファスト・モード (Fm) をサポート (最大 400kbit/s のビット・レート)
- ファスト・モード・プラス (Fm+) をサポート (最大 1Mbit/s のビット・レート)
 - オープン・ドレイン IO (ODIO) のみでサポート
- 独立した送信および受信 FIFO による DMA データ転送のサポート
- PEC、ARP、タイムアウト検出、ホスト・サポートにより SMBus 3.0 をサポート
- アドレス一致で低消費電力モードからウェイクアップ
- 入力信号のグリッチを抑制するためのアナログおよびデジタル・グリッチ・フィルタをサポート
- 8 エントリの送信および受信 FIFO

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「I2C」の章を参照してください。

8.20 SPI

これらのデバイスのシリアル ペリフェラル インターフェイス (SPI) ペリフェラルは、以下の主な機能をサポートしています。

- コントローラ モードとペリフェラル モードの両方で、ULPCLK/2 のビット レートと最大 16Mbits/s をサポート。
- コントローラまたはペリフェラルとして構成可能
- コントローラとペリフェラルの両方に対応する構成可能なチップ セレクト
- プログラマブルなクロック プリスケールおよびビット レート
- データ フレーム サイズを 4 ビット～16 ビット (コントローラ モード)、7 ビット～16 ビット (ペリフェラル モード) にプログラム可能
- PACKEN 機能をサポート、2 つの 16 ビット FIFO エントリを 32 ビット値にパックして CPU 性能を向上

- DMA データ転送をサポートする送信および受信 FIFO (エン트리ごとに 16 ビットの 4 エントリー)
- テキサス・インスツルメンツ モード、Motorola モード、National Microwire 形式をサポート

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「SPI」の章を参照してください。

8.21 UART

UART ペリフェラルの主な機能を次に示します。

- スタート、ストップ、およびパリティ用の標準非同期通信ビット
- プログラマブルなシリアル・インターフェイス
 - 5、6、7、または 8 データ・ビット
 - 偶数パリティ・ビット、奇数パリティ・ビット、スティック・パリティ・ビット、およびパリティなしビットの生成 / 検出
 - 1 または 2 ストップ・ビットの生成
 - 改行の検出
 - 入力信号のグリッチ・フィルタ
 - プログラマブルなボーレート生成 (16/8/3 倍オーバーサンプリング機能付き)
 - ローカル相互接続ネットワーク (LIN) モードのサポート
- 独立した送信および受信 FIFO による DAM データ転送のサポート
- 送信および受信ループバック・モード動作をサポート
- サポートされているプロトコルの詳細については、[表 8-10](#) を参照してください

表 8-10. UART の機能

UART の機能	UART0 (拡張)	UART1 (メイン)
STOP および STANDBY モードでアクティブ	あり	あり
送信 FIFO と受信 FIFO を分離	あり	あり
ハードウェア・フロー制御をサポート	あり	あり
9 ビット構成をサポート	あり	あり
LIN モードをサポート	あり	-
DALI をサポート	あり	-
IrDA をサポート	あり	-
ISO7816 スマート・カードをサポート	あり	-
マンチェスター符号化をサポート	あり	-
FIFO の深度	4 エントリー	4 エントリー

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「UART」の章を参照してください。

8.22 WWDT

ウィンドウ付きウォッチドッグ・タイマ (WWDT) は、本デバイスの動作 (特にコードの実行) を監視するために使えます。WWDT は、アプリケーション・ソフトウェアが規定された時間の範囲内にウォッチドッグを正常にリセットしなかった場合に、リセットまたは割り込みを生成するために使用できます。WWDT の主な特長は次のとおりです。

- 25 ビット・カウンタ
- プログラマブルなクロック分周回路
- ソフトウェアで選択可能な 8 つのウォッチドッグ・タイマ期間
- ソフトウェアで選択可能な 8 つのウィンドウ・サイズ
- SLEEP モードに入った際の WWDT の自動停止をサポート
- ウォッチドッグ機能を必要としないアプリケーションのためのインターバル・タイマ・モード

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「WWDT」の章を参照してください。

8.23 タイマ (TIMx)

これらのデバイスのタイマ ペリフェラルは、以下の主な機能をサポートしています。構成の詳細については、[表 8-11](#) を参照してください。

汎用タイマ (TIMGx) 特有の機能には以下が含まれます。

- 16 ビットタイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
- 以下のための 2 つの独立したチャンネル
 - 出力の比較
 - 入力キャプチャ
 - PWM 出力
 - ワンショット モード
- 位置決めと移動量検出のための直交エンコーダ インターフェイス (QEI) のサポート
- 同一電力ドメイン内の各種 TIMx インスタンス間の同期とクロス トリガをサポート
- 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
- ホール センサ入力のためのクロス トリガ イベント ロジック

表 8-11. 各種 TIMG の構成

TIM 名	パワー ドメイン	分解能	プリスケーラ	キャプチャ / 比較チャンネル	外部 PWM チャンネル	位相負荷	シャドウ負荷	シャドウ CC
TIMG0	PD0	16 ビット	8 ビット	2	2	-	-	-
TIMG1	PD0	16 ビット	8 ビット	2	2	-	-	-
TIMG2	PD0	16 ビット	8 ビット	2	2	-	-	-
TIMG4	PD0	16 ビット	8 ビット	2	2	-	あり	あり

表 8-12. TIMG クロス トリガ マップ

TSEL.ETSEL の選択	TIMG0	TIMG1	TIMG2	TIMG4
0	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0
1	TIMG1.TRIG0	TIMG1.TRIG0	TIMG1.TRIG0	TIMG1.TRIG0
2	TIMG2.TRIG0	TIMG2.TRIG0	TIMG2.TRIG0	TIMG2.TRIG0
3	TIMG4-TRIG0	TIMG4-TRIG0	TIMG4-TRIG0	TIMG4-TRIG0
4~15	予約済み			
16	イベント サブスクライバ ポート 0 (FSUB0)			
17	イベント サブスクライバ ポート 1 (FSUB1)			
18~31	予約済み			

詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「タイマ」の章を参照してください。

8.24 デバイスのアナログ接続

本デバイスの内部アナログ接続を、[図 8-1](#) に示します。




図 8-1. アナログ接続

8.25 入力 / 出力の回路図

IOMUX は、デジタル IO で使用されるペリフェラル機能の種類を選択を管理し、出力ドライバ、入力経路、SHUTDOWN モードからのウェークアップのためのウェークアップ・ロジックを制御します。詳細については、『[MSPM0L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「IOMUX」セクションを参照してください。

図 8-2 に、フル機能 IO ピンのミックスド・シグナル IO ピン・スライスの回路図を示します。すべてのピンが、アナログ機能、ウェークアップ・ロジック、駆動強度制御、利用可能なプルアップまたはプルダウン抵抗を備えているとは限りません。特定のピンでサポートされている機能の詳細については、デバイスごとのデータシートを参照してください。




図 8-2. 入力 / 出力の回路図 (上位セット)

8.26 シリアル・ワイヤ・デバッグ・インターフェイス

本デバイス内の各種デバッグ機能を利用できるように、Arm 互換シリアル・ワイヤ・デバッグ・ポート (SW-DP) を利用したシリアル・ワイヤ・デバッグ (SWD) 2 線式インターフェイスが備わっています。MSPM0 デバイスが備えるデバッグ機能の詳細な説明については、テクニカル・リファレンス・マニュアルの「デバッグ」の章を参照してください。

表 8-13. シリアル・ワイヤ・デバッグ・ピンの要件と機能

デバイス信号	方向	SWD 機能
SWCLK	入力	デバッグ・プローブからのシリアル・ワイヤ・クロック
SWDIO	入力/出力	双方向 (共有) シリアル・ワイヤ・データ

8.27 ブートストラップ・ローダ (BSL)

ブートストラップ・ローダ (BSL) を使用すると、デバイスの構成も、デバイス・メモリのプログラミングも、UART または I2C シリアル・インターフェイスを介して行うことができます。BSL によるデバイス・メモリへのアクセスと構成は、256 ビットのユーザー定義パスワードで保護されており、必要に応じて、デバイス構成の中で BSL を完全に無効化できます。量産プログラミング用に BSL を使用できるように、テキサス・インスツルメンツによって BSL はデフォルトで有効化されています。

BSL を使用するには、最低 2 本のピンが必要です。それは、BSLRX および BSLTX 信号 (UART の場合) または BSLSCL および BSLSDA 信号 (I²C の場合) です。さらに、1 本または 2 本の追加ピン (BSL_invoke と NRST) を、外部ホストによるブートローダの制御された呼び出しのために使うこともできます。

有効化されている場合、BSL は次の方法で起動 (開始) されます。

- BSL_invoke ピンの状態が、定義された BSL_invoke のロジック・レベルと一致している場合、ブート・プロセス中に BSL が呼び出されます。本デバイス的高速ブート・モードが有効化されている場合、この呼び出しチェックは省略されます。外部ホストは、呼び出し条件をアサートし、BOOSTRST をトリガするために NRST ピンにリセット・パルスを印加することで、本デバイスが BSL を実行するように指示できます。その後、本デバイスは再起動プロセス中に呼び出し条件を検証し、呼び出し条件がロジック・レベルの期待値と一致している場合、BSL を開始します。
- リセット・ベクトルとスタック・ポインタがプログラミングされていない場合、BSL はブート・プロセス中に自動的に呼び出されます。その結果、テキサス・インスツルメンツから出荷されたブランク・デバイスは、ブート・プロセス中に BSL を呼び出します。BSL_invoke ピンにハードウェア呼び出し条件を与える必要はありません。そのため、シリアル・インターフェイス信号のみで量産プログラミングが可能です。
- BSL エントリ・コマンドを使用して SYSRST を発行することで、アプリケーション・ソフトウェアから BSL を実行時に呼び出すことができます。

表 8-14. BSL ピンの要件と機能

デバイス信号	接続	BSL 機能
BSLRX	UART に必要	UART の受信信号 (RXD)、入力
BSLTX	UART に必要	UART の送信信号 (TXD)、出力
BSLSCL	I2C に必要	I ² C の BSL クロック信号 (SCL)
BSLSDA	I2C に必要	I ² C の BSL データ信号 (SDA)
BSL_invoke	オプション	ブート時に BSL を開始するために使用されるアクティブ High のデジタル入力
NRST	オプション	リセットのトリガとその後の呼び出し信号 (BSL_invoke) のチェックのために使用されるアクティブ Low のリセット・ピン

8.28 デバイス・ファクトリ定数

すべてのデバイスは、アプリケーション・ソフトウェア用に、デバイスの機能を説明する読み取り専用データと、工場から提供された調整情報とを、メモリ内に割り当てられた FACTORY 領域に格納しています。『MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「ファクトリ定数」の章を参照してください。

表 8-15. DEVICEID

DEVICEID アドレスは 0x41C4.0004、PARTNUM はビット 12~27、MANUFACTURER はビット 1~11 です。

デバイス	DEVICEID.PARTNUM	DEVICEID.MANUFACTURER
MSPM0L1304, MSPM0L1344	0xBB82	0x17
MSPM0L1305, MSPM0L1345	0xBB82	0x17
MSPM0L1306, MSPM0L1346	0xBB82	0x17

表 8-16. USERID

USERID アドレスは 0x41C4.0008、PART はビット 0~15、VARIANT はビット 16~23 です。

デバイス	型番	バリエーション	デバイス	型番	バリエーション
MSPM0L1306SRHBR	0xBB70	0x3C	MSPM0L1304TDGS20R	0xD717	0x33
MSPM0L1306TRHBR	0xBB70	0x52	MSPM0L1304SDYYR	0xD717	0xB7
MSPM0L1306SDGS28R	0xBB70	0x5	MSPM0L1304TDYYR	0xD717	0xF9
MSPM0L1306TDGS28R	0xBB70	0x63	MSPM0L1305SRHBR	0x4D03	0x2D
MSPM0L1306SRGER	0xBB70	0x7F	MSPM0L1305TRHBR	0x4D03	0x85
MSPM0L1306TRGER	0xBB70	0xAA	MSPM0L1305SDGS28R	0x4D03	0x64
MSPM0L1306SDGS20R	0xBB70	0xF4	MSPM0L1305TDGS28R	0x4D03	0xFB
MSPM0L1306TDGS20R	0xBB70	0xA	MSPM0L1305SRGER	0x4D03	0x73
MSPM0L1306SDYYR	0xBB70	0xE	MSPM0L1305TRGER	0x4D03	0xEA
MSPM0L1306TDYYR	0xBB70	0x35	MSPM0L1305SDGS20R	0x4D03	0xC7
MSPM0L1304SRHBR	0xD717	0xE4	MSPM0L1305TDGS20R	0x4D03	0xA0
MSPM0L1304TRHBR	0xD717	0x5A	MSPM0L1305SDYYR	0x4D03	0x91
MSPM0L1304SDGS28R	0xD717	0x73	MSPM0L1305TDYYR	0x4D03	0xDE
MSPM0L1304TDGS28R	0xD717	0xA8	MSPM0L1303SRGER	0xEF0	0x17
MSPM0L1304SRGER	0xD717	0x26	MSPM0L1303TRGER	0xEF0	0xE2
MSPM0L1304TRGER	0xD717	0xB7	MSPM0L1345TDGS28R	0x98B4	0x74
MSPM0L1304SDGS20R	0xD717	0xFA	MSPM0L1344TDGS20R	0x40B0	0xD0

8.29 識別

リビジョンおよびデバイス識別

ハードウェア・リビジョンとデバイスの識別値は、メモリ内に割り当てられた **FACTORY** 領域に格納されています (「デバイス・ファクトリ定数」セクションを参照)。この領域は、アプリケーション・ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを提供します。詳細については、『[MSPM0 L シリーズ 32MHz マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「ファクトリ定数」の章を参照してください。

デバイス・リビジョンおよび識別情報は、本デバイスのパッケージの上面マーキングの一部としても記載されています。デバイスごとの正誤表に、これらのマーキングが記載されています (を参照)。

9 アプリケーション、実装、およびレイアウト

9.1 代表的なアプリケーション

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1.1 回路図

テキサス・インスツルメンツは、 $10\mu\text{F}$ と $0.1\mu\text{F}$ の低 ESR セラミック・デカップリング・コンデンサを VDD ピンと VSS ピンの間に接続するとともに、これらのコンデンサを分離する電源ピンにできる限り近づけて配置し (数 mm 以内)、ループ面積を最小限に抑えることをおすすめします。ほとんどのアプリケーションでは $10\mu\text{F}$ のバルク・デカップリング・コンデンサが推奨値ですが、PCB の設計とアプリケーションの要件に基づいて、必要に応じてこの容量を調整することもできます。たとえば、より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。

デバイスが RESET 状態から開放されてブート・プロセスを開始するには、NRST RESET ピンを VDD (電源レベル) にプルアップする必要があります。ほとんどのアプリケーションでは、外部の $47\text{k}\Omega$ プルアップ抵抗を 10nF プルダウン・コンデンサに接続し、NRST ピンを他のデバイスまたはデバッグ・プローブで制御できるようにすることをおすすめします。

SYSOSC 周波数補正ループ (FCL) 回路では、公差 0.1% 、温度係数 (TCR) は $25\text{ppm}/^\circ\text{C}$ 以内の外付け $100\text{k}\Omega$ 抵抗を、ROSC ピンと VSS の間に取り付けます。この抵抗はリファレンス電流を確立し、補正ループを通して SYSOSC 周波数を安定させます。この抵抗が必要なのは、FCL 機能を使用して高精度を実現する場合で、SYSOSC FCL がイネーブルになっていない場合は必要ありません。FCL モードを使用しない場合、PA2 ピンをデジタル入出力ピンとして使用できます。

VCORE ピンには $0.47\mu\text{F}$ のタンク・コンデンサが必要で、デバイスのグラウンドとの距離を最小限に抑えてデバイスの近くに配置する必要があります。他の回路は VCORE ピンに接続しないでください。

5V 対応のオープン・ドレイン (ODIO) では、オープン・ドレイン IO はローサイド NMOS ドライバのみを実装し、ハイサイド PMOS ドライバを実装しないので、I2C および UART 機能に High を出力するためプルアップ抵抗が必要です。5V 対応のオープン・ドレイン IO はフェイルセーフで、VDD が供給されていない場合でも電圧が存在する可能性があります。




図 9-1. 基本アプリケーションの回路図

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを、以下で紹介します。

10.1 デバイス命名規則

製品開発サイクルの段階を示すために、テキサス・インスツルメンツは MSP MCU デバイスとサポート ツールのすべての型番に接頭辞を割り当てています。MSP MCU 商用ファミリの各番号には、MSP、X のいずれかの接頭辞があります。これらの接頭辞は、エンジニアリング プロトタイプ (X) から、完全に認定済みの量産版デバイス (MSP) まで、製品開発の段階を表しています。

X または XMS - 実験段階のデバイスで、最終製品の電気的特性を表しているとは限りません。

MSP - 完全に認定済みの量産版デバイスです。

X および XMS デバイスは、以下の免責事項付きで出荷されます。

「開発中の製品は、社内での評価用です」。MSP デバイスの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。プロトタイプ デバイス (X) は、標準的な製品版デバイスに比べて故障率が高いと予測されます。これらのデバイスは、予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツはそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

テキサス・インスツルメンツのデバイスの命名規則には、デバイス ファミリの接尾辞も含まれます。この接尾辞は、温度範囲、パッケージ タイプ、配布形式を示しています。デバイス名の各部の読み方を、[図 10-1](#) に示します。




図 10-1. デバイス命名規則

表 10-1. デバイス命名規則

プロセッサ ファミリ	MSP=ミックスド シグナル プロセッサ X、XMS=実験段階のシリコン
MCU プラットフォーム	M0 = Arm ベース 32 ビット M0+
製品ファミリ	L = 32MHz の周波数
デバイス サブファミリ	130 = ADC、2 つの OPA、COMP 134 = ADC、2 つの OPA (10pA の入力バイアス電流)、COMP
内部メモリ	3 = 8KB フラッシュ、2KB SRAM 4 = 16KB フラッシュ、2KB SRAM 5 = 32KB フラッシュ、4KB SRAM 6 = 64KB フラッシュ、4KB SRAM
温度範囲	T = -40°C~105°C S = -40°C~125°C
パッケージ タイプ	セクション 5 と www.ti.com/packaging を参照
配布形式	T = 小型リール R = 大型リール マーキングなし = チューブまたはトレイ

各種パッケージタイプの MSP デバイスの注文可能な部品番号については、このデータシートの末尾にあるパッケージ
注文情報または ti.com を参照するか、テキサス・インスツルメンツの販売代理店にお問い合わせください。

10.2 ツールとソフトウェア

設計キットと評価モジュール

MSPM0 LaunchPad 開発キ ット:LP-MSPM0L1306

業界で最も優れたアナログを内蔵し、コストを最も最適化した汎用 MSPM0 MCU ファミリの開発をただちに開始できます。すべてのデバイス・ピンと機能が見えるようにします。多様な内蔵回路、すぐに使用できるソフトウェア・デモ、オンボード XDS110 デバッグ・プローブ (プログラミング、デバッグ、EnergyTrace™ テクノロジー用) が含まれています。

LaunchPad エコシステムには、機能を拡張するための多数の **BoosterPack™** スタックアップ・プラグイン・モジュールが含まれています。

組み込みソフトウェア

MSPM0 ソフトウェア開発キ ット (SDK)

ソフトウェア・ドライバ、ミドルウェア・ライブラリ、資料、ツール、すべての MSPM0 デバイスのための使いやすく簡単なユーザー体験を実現するサンプル・コードが含まれてい

ます。

ソフトウェア開発ツール

TI クラウド・ツール

Web ブラウザ上で評価と開発を開始できます。インストールは不要です。クラウド・ツールには、ダウンロード可能なオフライン・バージョンもあります。

TI Resource Explorer

TI SDK へのオンライン・ポータル。CCS IDE または TI クラウド・ツールからアクセスできます。

SysConfig

デバイスとペリフェラルの構成、システム競合の解消、構成コードの生成、ピン多重化設定の自動化のための直感的な GUI。CCS IDE または TI クラウド・ツールからアクセスできます。(オフライン・バージョン)

MSP Academy

さまざまなトピックを網羅するトレーニング・モジュールを使用して MSPM0 MCU プラットフォームについて学習するための優れた出発点です。TIRex の一部です。

GUI Composer

コードをまったく必要としない完全統合型アナログ信号チェーンの構成と監視など、特定の MSPM0 機能の評価を簡素化する GUI。

IDE とコンパイラのツール・チェーン

Code Composer Studio™ (CCS)

TI Arm-Clang コンパイラが含まれています。テキサス・インスツルメンツのすべての Arm Cortex MCU をサポートしており、競争力のあるコード・サイズ性能、高速コンパイル時間、コード・カバレッジのサポート、安全性認定のサポート、完全に無料で使用できることを特長としています。

IAR Embedded Workbench® IDE

Keil® MDK IDE

GNU Arm 組み込みツール・ チェーン

10.3 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

以下のドキュメントには、MSPM0 MCU について記載しています。これらのドキュメントのコピーは、インターネット上の www.ti.com で入手できます。

テクニカル リファレンス マニュアル

MSPM0 L シリーズ このマニュアルは、MSPM0L デバイス ファミリのモジュールおよびペリフェラルについて解説して
32MHz マイクロコント います。それぞれの説明は、モジュールまたはペリフェラルを一般的な意味で示しています。す
ローラ テクニカル リフ べてのデバイスについて、すべてのモジュールまたはペリフェラルのすべての特長や機能を示し
アレンス マニュアル ているわけではありません。さらに、モジュールやペリフェラルは、異なるデバイスに対して、全く
同じように実装されているとは限りません。ピンの機能、内部信号の接続、および動作パラメータ
はデバイスによって異なります。詳細については、デバイス固有のデータシートを参照してください。

10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの**使用条件**を参照してください。

10.5 商標

LaunchPad™, Code Composer Studio™, TI E2E™, EnergyTrace™, BoosterPack™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

Arm® and Cortex® are registered trademarks of Arm Limited.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
2024 年 1 月	D	<ul style="list-style-type: none"> • WQFN16 パッケージをリリース • 説明の表現を改善 • VSSOP28 TIA および WQFN16 のピン配置の問題を訂正 • リード付きフレーム パッケージのピンのサイズを追加 • AMR の表に BOR の脚注を追加 • COMP セトリング タイム (静的モード) の仕様を追加 • アプリケーション回路図のコンデンサを訂正 • OPA PSRR および PGA のパラメータを変更 • ADC 最小サンプリング時間 (OPA なし) を変更 • S バージョンの温度範囲を訂正 • SPI Low 電圧を変更 • タイマのクロストリガ情報を追加 • COMP および VBOOST のテスト条件を明確化 • AMR の表に JEDEC J-STD-020 の脚注を追加 • GPAMP の ADC 支援 CHOP を削除

日付	改訂	注
2023 年 6 月	C	MSPM0L134x デバイスをリリース
2023 年 4 月	B	量産データのリリース
2023 年 1 月	A	最初の公開リリース

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。




DGS0020A

PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DGS0028A



PACKAGE OUTLINE VSSOP - 1.1 mm max height SMALL OUTLINE PACKAGE



4226365/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226365/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DYY0016A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AA

DYY0016A

EXAMPLE BOARD LAYOUT SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

SOT-23-THIN - 1.1 mm max height

DYY0016A

PLASTIC SMALL OUTLINE



NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

RGE 24

GENERIC PACKAGE VIEW

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H




PACKAGE OUTLINE

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


GENERIC PACKAGE VIEW

RHB 32

5 x 5, 0.5 mm pitch


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A




PACKAGE OUTLINE

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


RTR0016A



PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

RTR0016A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RTR0016A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

4229337/A 01/2023

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSPM0L1303SRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 L1303S	Samples
MSPM0L1303TRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	MSPM0 L1303T	Samples
MSPM0L1304SDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0L1304S	Samples
MSPM0L1304SDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L1304S	Samples
MSPM0L1304SDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	M0L1304S	Samples
MSPM0L1304SRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 L1304S	Samples
MSPM0L1304SRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 L1304S	Samples
MSPM0L1304SRTRR	ACTIVE	WQFN	RTR	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	L1304S	Samples
MSPM0L1304TDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	M0L1304T	Samples
MSPM0L1304TDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	L1304T	Samples
MSPM0L1304TDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	M0L1304T	Samples
MSPM0L1304TRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	MSPM0 L1304T	Samples
MSPM0L1304TRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	MSPM0 L1304T	Samples
MSPM0L1305SDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0L1305S	Samples
MSPM0L1305SDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L1305S	Samples
MSPM0L1305SDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	M0L1305S	Samples
MSPM0L1305SRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 L1305S	Samples
MSPM0L1305SRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 L1305S	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSPM0L1305SRTRR	ACTIVE	WQFN	RTR	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L1305S	Samples
MSPM0L1305TDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	M0L1305T	Samples
MSPM0L1305TDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	L1305T	Samples
MSPM0L1305TDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	M0L1305T	Samples
MSPM0L1305TRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	MSPM0 L1305T	Samples
MSPM0L1305TRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	MSPM0 L1305T	Samples
MSPM0L1306SDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0L1306S	Samples
MSPM0L1306SDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L1306S	Samples
MSPM0L1306SDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	M0L1306S	Samples
MSPM0L1306SRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 L1306S	Samples
MSPM0L1306SRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 L1306S	Samples
MSPM0L1306SRTRR	ACTIVE	WQFN	RTR	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	L1306S	Samples
MSPM0L1306TDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	M0L1306T	Samples
MSPM0L1306TDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	L1306T	Samples
MSPM0L1306TDYYR	ACTIVE	SOT-23-THIN	DYY	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	M0L1306T	Samples
MSPM0L1306TRGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	MSPM0 L1306T	Samples
MSPM0L1306TRHBR	ACTIVE	VQFN	RHB	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	MSPM0 L1306T	Samples
MSPM0L1343TDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	M0L1343T	Samples
MSPM0L1344TDGS20R	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	M0L1344T	Samples
MSPM0L1345TDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	L1345T	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MSPM0L1346TDGS28R	ACTIVE	VSSOP	DGS	28	5000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	L1346T	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF MSPM0L1304, MSPM0L1305, MSPM0L1306 :

- Automotive : [MSPM0L1304-Q1](#), [MSPM0L1305-Q1](#), [MSPM0L1306-Q1](#)


NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSPM0L1303SRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1303TRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1304SDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1304SDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1304SDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1304SDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1304SRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1304SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0L1304SRTRR	WQFN	RTR	16	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q2
MSPM0L1304TDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1304TDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1304TDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1304TRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1304TRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0L1305SDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSPM0L1305SDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1305SDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1305SRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1305SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0L1305SRTRR	WQFN	RTR	16	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q2
MSPM0L1305TDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1305TDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1305TDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1305TRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1305TRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0L1306SDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1306SDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1306SDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1306SRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
MSPM0L1306SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0L1306SRTRR	WQFN	RTR	16	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q2
MSPM0L1306TDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1306TDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1306TDYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
MSPM0L1343TDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1344TDGS20R	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
MSPM0L1345TDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
MSPM0L1346TDGS28R	VSSOP	DGS	28	5000	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSPM0L1303SRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1303TRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1304SDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1304SDGS20R	VSSOP	DGS	20	5000	353.0	353.0	32.0
MSPM0L1304SDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1304SDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1304SRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1304SRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
MSPM0L1304SRTRR	WQFN	RTR	16	3000	210.0	185.0	35.0
MSPM0L1304TDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1304TDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1304TDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1304TRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1304TRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
MSPM0L1305SDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1305SDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1305SDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1305SRGER	VQFN	RGE	24	3000	367.0	367.0	35.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSPM0L1305SRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
MSPM0L1305SRTRR	WQFN	RTR	16	3000	210.0	185.0	35.0
MSPM0L1305TDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1305TDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1305TDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1305TRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1305TRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
MSPM0L1306SDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1306SDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1306SDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1306SRGER	VQFN	RGE	24	3000	367.0	367.0	35.0
MSPM0L1306SRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
MSPM0L1306SRTRR	WQFN	RTR	16	3000	210.0	185.0	35.0
MSPM0L1306TDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1306TDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1306TDYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
MSPM0L1343TDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1344TDGS20R	VSSOP	DGS	20	5000	356.0	356.0	35.0
MSPM0L1345TDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0
MSPM0L1346TDGS28R	VSSOP	DGS	28	5000	356.0	356.0	35.0

重要なお知らせと免責事項

TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated