


OPAx328 高精度、40MHz 1.0pA、低ノイズ、RRIO、CMOS オペアンプ、シャットダウン機能付き

1 特長

- ゼロ・クロスオーバー歪みで高精度:
 - 低いオフセット電圧: 50 μ V (最大値)
 - 高い CMRR: 120dB
 - レール・ツー・レール I/O
- 広い帯域幅: 40MHz
- 低い入力バイアス電流: 1pA (最大値)
- 低いノイズ: 10 kHz 時に 6.1nV/ $\sqrt{\text{Hz}}$
- スルーレート: 30V/ μ s
- 速い 0.01% セtring・タイム: 180ns
- 単一電源電圧範囲: 2.2V~5.5V
- ユニティ・ゲイン安定

2 アプリケーション

- 光学モジュール
- 位置センサ
- マルチパラメータ・メディカル・モニタ
- CT および PET スキャナ
- 化学およびガス分析器
- 400V および 800 V と LV (低電圧) との双方向変換
- 商用ネットワークおよびサーバーの PSU (電源)
- ストリング・インバータ
- 太陽光発電オブティマイザ



ブロック図

3 概要

シングル チャンネル OPA328 およびデュアル チャンネル OPA2328 (OPAx328) は、超低ノイズと広帯域幅に最適化された高精度、低電圧 CMOS オペアンプの新世代ファミリーです。

OPAx328 のリニア入力段は、ゼロ クロスオーバー歪みを特長とし、入力範囲全体で 120dB (標準値) の優れた同相除去比 (CMRR) を実現しています。入力同相範囲は、負および正の電源レールよりも 100mV 拡張されています。出力電圧のスイングは通常、レールから 10mV の範囲内です。

また、OPAx328 は、テキサス・インスツルメンツ独自の e-trim™ オペアンプ技術を採用しており、入力スイッチングやオートゼロ技術を必要とせずに、超低オフセットと低入力オフセットドリフトという独自の組み合わせを実現します。

低ノイズ (6.1nV/ $\sqrt{\text{Hz}}$) と高速動作 (40 MHz、30V/ μ s) により、これらのデバイスはサンプリング A/D コンバータ (ADC) の駆動にも適しています。

OPAx328 は、高インピーダンス入力、単一電源アプリケーションにも最適です。入力バイアス電流が小さく入力容量も小さいため、低い光電流 (1nA 未満) で高周波数のトランスインピーダンス ゲインを実現できます。

製品情報

部品番号	チャンネル/シャットダウン	パッケージ (1)
OPA328	シングル/なし	DBV (SOT-23, 5)
OPA328S ⁽²⁾	シングル/あり	DBV (SOT-23, 6)
OPA2328	デュアル/なし	D (SOIC, 8)
		DGK (VSSOP, 8)
		DRG (WSON, 8)
OPA4328 ⁽²⁾	クワッド/なし	PW (TSSOP, 14)
	クワッド/あり	RUM (WQFN, 16)

(1) 詳細については、[セクション 10](#) を参照してください。

(2) プレビュー情報 (量産データではありません)。



目次

1 特長	1	6.4 デバイスの機能モード	19
2 アプリケーション	1	7 アプリケーションと実装	20
3 概要	1	7.1 アプリケーション情報.....	20
4 ピン構成および機能	3	7.2 代表的なアプリケーション.....	20
5 仕様	6	7.3 電源に関する推奨事項.....	24
5.1 絶対最大定格.....	6	7.4 レイアウト.....	24
5.2 ESD 定格.....	6	8 デバイスおよびドキュメントのサポート	25
5.3 推奨動作条件.....	6	8.1 デバイスのサポート.....	25
5.4 熱に関する情報 - OPA328.....	7	8.2 ドキュメントのサポート.....	26
5.5 熱に関する情報 - OPA2328.....	7	8.3 ドキュメントの更新通知を受け取る方法.....	26
5.6 電気的特性.....	8	8.4 サポート・リソース.....	26
5.7 代表的特性.....	11	8.5 商標.....	26
6 詳細説明	17	8.6 静電気放電に関する注意事項.....	26
6.1 概要.....	17	8.7 用語集.....	26
6.2 機能ブロック図.....	17	9 改訂履歴	26
6.3 機能説明.....	18	10 メカニカル、パッケージ、および注文に関する情報	27

4 ピン構成および機能




図 4-1. OPA328 DBV パッケージ、
5 ピン SOT-23 (上面図)




図 4-2. OPA328S DBV パッケージ (開発中製品)
6 ピン SOT-23 (上面図)

ピンの機能 : OPA328 および OPA328S

名称	ピン		タイプ	説明
	OPA328	OPA328S		
-IN	4	4	入力	負 (反転) 入力
+IN	3	3	入力	正 (非反転) 入力
OUT、 VOUT	1	1	出力	出力
SHDN	—	5	入力	シャットダウン、アクティブ "Low"
V-	2	2	電源	負 (最低) 電源
V+	5	6	電源	正 (最高) 電源




図 4-3. OPA2328 D パッケージ、8 ピン SOIC および
DGK パッケージ、8 ピン VSSOP (上面図)




図 4-4. OPA2328 DRG パッケージ、
8 ピン WSON (上面図)

ピンの機能 : OPA2328

名称	ピン		タイプ	説明
	番号			
-IN A	2		入力	反転入力、チャンネル A
+IN A	3		入力	非反転入力、チャンネル A
-IN B	6		入力	反転入力、チャンネル B
+IN B	5		入力	非反転入力、チャンネル B
OUT A	1		出力	出力、チャンネル A
OUT B	7		出力	出力、チャンネル B
V-	4		電源	負 (最低) 電源
V+	8		電源	正 (最高) 電源




図 4-5. OPA4328 PW パッケージ (開発中製品)、14 ピン TSSOP (上面図)




図 4-6. OPA4328 RUM パッケージ (開発中製品)、16 ピン WQFN (上面図)

表 4-1. ピンの機能 : OPA4328

名称	ピン		タイプ	説明
	PW (TSSOP)	RUM (WQFN)		
EN AB	—	6	入力	A および B アンプのイネーブルピン。High = アンプ A および B がイネーブル。
EN CD	—	7	入力	C および D アンプのイネーブルピン。High = アンプ C および D がイネーブル。
-IN A	2	16	入力	反転入力、チャンネル A
+IN A	3	1	入力	非反転入力、チャンネル A
-IN B	6	4	入力	反転入力、チャンネル B
+IN B	5	3	入力	非反転入力、チャンネル B
-IN C	9	9	入力	反転入力、チャンネル C
+IN C	10	10	入力	非反転入力、チャンネル C
-IN D	13	13	入力	反転入力、チャンネル D
+IN D	12	12	入力	非反転入力、チャンネル D
OUT A	1	15	出力	出力、チャンネル A
OUT B	7	5	出力	出力、チャンネル B
OUT C	8	8	出力	出力、チャンネル C
OUT D	14	14	出力	出力、チャンネル D
サーマルパッド	—	サーマルパッド	電源	サーマルパッドを V- に接続

表 4-1. ピンの機能 : OPA4328 (続き)

名称	ピン		タイプ	説明
	番号			
	PW (TSSOP)	RUM (WQFN)		
V-	11	11	電源	負 (最低) 電源
V+	4	2	電源	正 (最高) 電源

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V _S	電源電圧、V _S = (V+) - (V-)	-0.3	6	V
	入力電圧、すべてのピン	(V-) - 0.3	(V+) + 0.3	V
	入力電流 (INA+, INA-, INB+, INB-, INSA/B, OUTSA/B/1/2/3)	-10	10	mA
	出力短絡 ⁽²⁾	連続	連続	
T _A	動作温度	-55	150	°C
T _J	接合部温度	-55	150	°C
T _{stg}	保管温度	-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの恒久的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

(2) グランドへの短絡、パッケージあたり 1 台のアンプ。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	2000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	500

(1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _S	電源電圧	単一電源	2.2	5.5	V
		両電源	±1.1	±2.75	V
T _A	仕様温度範囲	-40		125	°C

5.4 熱に関する情報 - OPA328

熱評価基準 ⁽¹⁾		OPA328	
		DBV (SOT-23)	単位
		5ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	163.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	97.6	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	62.8	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	40.7	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	62.5	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 熱に関する情報 - OPA2328

熱評価基準 ⁽¹⁾		OPA2328			単位
		D (SOIC)	DGK (VSSOP)	DRG (WSON)	
		8ピン	8ピン	8ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	123.9	165	50.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	63.1	53	50.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	67.4	87	23.4	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	15.7	4.9	0.8	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	66.6	85	23.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	N/A	7.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.6 電気的特性

$T_A = 25^\circ\text{C}$ で、 $V_S = \pm 1.1\text{V} \sim \pm 2.75\text{V}$ ($V_S = 2.2\text{V} \sim 5.5\text{V}$)、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_{OUT} = V_S/2$ 、製造最終テストで規定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
オフセット電圧							
V_{OS}	入力オフセット電圧	OPA2328D, DGK, DRG			± 3	± 50	μV
		OPA328DBV			± 3	± 75	
dV_{OS}/dT	入力オフセット電圧ドリフト	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	OPA328DBV、 OPA2328D, DGK		± 0.15	± 1	$\mu\text{V}/^\circ\text{C}$
			OPA2328DRG		± 0.15	± 1.5	
PSRR	電源除去比	$V_S = \pm 1.1\text{V} \sim \pm 2.75\text{V}$			± 1	± 10	$\mu\text{V}/\text{V}$
		$V_S = \pm 1.1\text{V} \sim \pm 2.75\text{V}$ 、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$			± 15	± 40	
	チャンネル セパレーション (デュアル、クワッド)	$f = \text{dc}$			140		dB
		$f = 100\text{kHz}$			75		
入力バイアス電流							
I_B	入力バイアス電流				± 0.2	± 1	pA
		$T_A = 0^\circ\text{C} \sim 85^\circ\text{C}$				10	
		$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$				100	
I_{OS}	入力オフセット電流				± 0.2	± 1	pA
		$T_A = 0^\circ\text{C} \sim 85^\circ\text{C}$				10	
		$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$				100	
ノイズ							
	入力電圧ノイズ	$f = 0.1\text{Hz} \sim 10\text{Hz}$			3		μV_{PP}
e_N	入力電圧ノイズ密度	$f = 100\text{Hz}$			25		$\text{nV}/\sqrt{\text{Hz}}$
		$f = 1\text{kHz}$			9.8		
		$f = 10\text{kHz}$			6.1		
i_N	入力電流ノイズ	$f = 10\text{kHz}$			0.125		$\text{pA}/\sqrt{\text{Hz}}$
入力電圧							
V_{CM}	同相電圧			$(V-) - 0.1$		$(V+) + 0.1$	V
CMRR	同相除去比	$(V-) - 0.1\text{V} < V_{CM} < (V+) + 0.1\text{V}$		106	120		dB
		$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		96	110		
入力容量							
Z_{ID}	差動				1 4		$T\Omega \text{pF}$
Z_{ICM}	同相				1 2		$T\Omega \text{pF}$
開ループゲイン							
A_{OL}	開ループ電圧ゲイン	$(V-) + 100\text{mV} < V_O < (V+) - 100\text{mV}$			108	132	dB
				$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	96	130	
		$(V-) + 200\text{mV} < V_O < (V+) - 200\text{mV}$ 、 $R_L = 2\text{k}\Omega$			106	123	
				$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	90		
周波数応答							
GBW	ゲイン帯域幅積	ゲイン = 100			40		MHz
SR	スルー レート	4-V ステップ、ゲイン = +1			30		V/ μs
t_S	セトリング タイム	0.1% まで、1-V ステップ、ゲイン = +1			0.1		μs
		0.01% まで、1-V ステップ、ゲイン = +1			0.18		
	過負荷回復時間	$V_{IN} \times \text{ゲイン} > V_S$			0.5		μs

5.6 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ で、 $V_S = \pm 1.1\text{V} \sim \pm 2.75\text{V}$ ($V_S = 2.2\text{V} \sim 5.5\text{V}$)、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_{OUT} = V_S/2$ 、製造最終テストで規定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
THD+N	全高調波歪み + ノイズ	$V_O = 1V_{RMS}$ 、ゲイン = +1、 $f = 1\text{kHz}$		0.0001		%

5.6 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ で、 $V_S = \pm 1.1\text{V} \sim \pm 2.75\text{V}$ ($V_S = 2.2\text{V} \sim 5.5\text{V}$)、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_{OUT} = V_S/2$ 、製造最終テストで規定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
出力							
	両方のレールからの電圧出力スイング	$V_S = 2.2\text{V}$				5	mV
			$R_L = 2\text{k}\Omega$			15	
		$V_S = 5.5\text{V}$	OPA328DBV、 OPA2328D、DGK			5	
			OPA2328DRG			10	
			$R_L = 2\text{k}\Omega$ 、 OPA328DBV、 OPA2328D、DGK			15	
			$R_L = 2\text{k}\Omega$ 、 OPA2328DRG			20	
I_{SC}	短絡電流	シンク、 $V_S = 5.5\text{V}$			-65	mA	
		ソース、 $V_S = 5.5\text{V}$			55		
C_{LOAD}	容量性負荷駆動能力	ゲイン = +1			28		pF
R_O	オープン ループ出力インピーダンス	$f = 10\text{kHz}$			55		Ω
電源							
I_Q	アンプごとの静止電流	$I_O = 0\text{A}$			3.8	4.5	mA
		$I_O = 0\text{A}$ 、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$				5.0	
シャットダウン (OPA328SDBV および OPA4328RUM)							
I_{QSD}	シャットダウン時の静止電流	すべてのアンプがディセーブル			30	50	μA
Z_{OFF}	シャットダウン時の出力インピーダンス	すべてのアンプがディセーブル			100 16		$\text{G}\Omega \parallel \text{pF}$
V_{IH}	High レベル入力電圧	アンプがイネーブル		(V+) - 0.5			V
V_{IL}	Low レベル入力電圧	アンプがディセーブル		(V-) + 0.5			V
t_{ON}	出力イネーブル時間	$G = 1$ 、 $V_{OUT} = 0.9 \times V_S/2$ 、すべてのアンプがイネーブル			10		μs
t_{OFF}	出力ディセーブル時間	$G = 1$ 、 $V_{OUT} = 0.1 \times V_S/2$ 、すべてのアンプがディセーブル			3		μs
	EN ピン入力リーク電流	$V_{IH} = V+$			0.02		μA
		$V_{IL} = V-$			1		

5.7 代表的特性

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{\text{CM}} = V_{\text{OUT}} =$ 中電圧, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-1. オフセット電圧の製品分布




図 5-2. オフセット電圧の製品分布




図 5-3. オフセット電圧と同相電圧との関係




図 5-4. オフセット電圧と同相電圧との関係




図 5-5. 開ループ・ゲインおよび位相と周波数との関係




図 5-6. 開ループ・ゲインと温度との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{CM} = V_{OUT} = \text{中電圧}$, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-7. 入力バイアス電流と同相電圧との関係




図 5-8. 入力バイアス電流と温度との関係




図 5-9. 静止電流と電源電圧との関係




図 5-10. 正の入力バイアス電流の分布




図 5-11. 負の入力バイアス電流の分布




図 5-12. 入力バイアス・オフセット電流の分布

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{CM} = V_{OUT} =$ 中電圧, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-13. PSRR と温度との関係




図 5-14. CMRR と温度との関係




図 5-15. CMRR および PSRR と周波数との関係




図 5-16. 入力電圧ノイズのスペクトル密度と周波数との関係




図 5-17. 0.1Hz~10Hz の入力電圧ノイズ




図 5-18. 最大出力電圧と周波数との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{CM} = V_{OUT} =$ 中電圧, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-19. 出力電圧スイングと出力電流との関係




図 5-20. 出力電圧スイングと出力電流との関係




図 5-21. 出力電圧スイングと出力電流との関係




図 5-22. 出力電圧スイングと出力電流との関係




図 5-23. 出力電圧スイングと出力電流との関係




図 5-24. 開ループの出力インピーダンスと周波数との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{\text{CM}} = V_{\text{OUT}} = \text{中電圧}$, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-25. 開ループ・ゲインと電源電圧デルタへの出力との関係




図 5-26. 開ループ・ゲインと電源電圧デルタへの出力との関係




図 5-27. 小信号のオーバーシュートと負荷容量との関係




図 5-28. 小信号のオーバーシュートと負荷容量との関係




図 5-29. THD+N と振幅との関係









図 5-30. THD+N と周波数との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{V}$, $V_{CM} = V_{OUT} =$ 中電圧, $C_L = 20\text{pF}$, および $R_L = 10\text{k}\Omega$ (特に記述のない限り)




6 詳細説明

6.1 概要

OPAx328 ファミリーは、高速で高精度のアンプを搭載しているため、このオペアンプ・ファミリーは高分解能 A/D コンバータ (ADC) の駆動に最適です。フラットな周波数特性とゼロ・クロスオーバー歪み回路を備えた低出力インピーダンスにより、入力同相範囲全体にわたって高い直線性を実現し、2.2V~5.5V の単一電源で真のレール・ツー・レール入力を実現します。

6.2 機能ブロック図



6.3 機能説明

6.3.1 入力および ESD 保護

OPAx328 には、すべてのピンに内部静電気放電 (ESD) 保護回路が組み込まれています。入力ピンおよび出力ピンの場合、主にこの保護回路は、入力ピンと電源ピンの間に接続された電流ステアリング ダイオードで構成されます。これらの ESD 保護ダイオードは、電流が 10mA に制限されている限り、回路内で入力オーバードライブも保護します。多くの入力信号は、本質的に 10mA 未満に制限された電流であり、制限抵抗は必要はありません。図 6-1 に、入力電流を制限するために駆動入力に直列入力抵抗 (R_{IN}) を追加する方法を示します。追加された抵抗はアンプ入力で熱ノイズを引き起こすため、ノイズに敏感なアプリケーションではこの値を最小限に抑える必要があります。




図 6-1. 入力電流保護

6.3.2 レール ツー レール入力

OPAx328 は真のレール ツー レール入力動作を特長とし、最小 $\pm 1.1V$ (2.2V) の電源電圧で動作します。OPAx328 アンプの設計には内部チャージポンプが含まれており、外部電源 (V_{S+}) より約 1.6V 高い電圧で内部電源レールを使用し、アンプの入力段に電力を供給します。この内部電源レールにより、単一の差動入力ペアを動作させ、非常に広い入力同相範囲にわたって非常に線形性の高い状態を維持できます。独自のゼロクロスオーバー入力トポロジにより、多くのレール ツー レール相補入力段オペアンプ特有の入力オフセット遷移領域が除去されます。このトポロジにより、OPAx328 は同相入力範囲全体にわたって優れた同相性能 ($CMRR > 120dB$, 標準値) を実現し、両方の電源レールを 100mV 上回る範囲まで拡張できます。A/D コンバータ (ADC) を駆動する場合、OPAx328 の高い線形 V_{CM} 範囲により、最大の直線性と最小の歪みを実現します。

6.3.3 位相反転

OPAx328 オペアンプは、入力ピンが電源電圧を超えた場合に位相反転の影響を受けないように設計されているため、システム内での安定性と予測可能性がさらに向上します。図 6-2 は、入力電圧が位相反転なしで電源電圧を超えていることを示します。




図 6-2. 位相反転が発生しない

6.4 デバイスの機能モード

OPAx328 オペアンプは、2.2V~5.5V の電源電圧が印加されたときに動作します。S 接尾辞付きのデバイスは、シャットダウン機能を備えています。

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

OPAx328 は、優れた DC および AC 性能を実現します。これらのデバイスは最大 5.5V の電源で動作し、超低入力バイアス電流と 40MHz の帯域幅を実現します。これらの特長から、OPAx328 ファミリの堅牢なオペアンプは、通信と産業用の両方のアプリケーションに最適です。

7.1.1 容量性負荷および安定度

OPAx328 は、トランスインピーダンス アンプ (TIA) および ADC 入力駆動アンプの高速アプリケーションで使用するよう設計されています。すべてのオペアンプと同様に、OPAx328 が不安定になる特定の場合があります。アンプが動作時に安定するかどうか判断するには、オペアンプの回路構成、レイアウト、ゲイン、出力負荷など、いくつかの要因を考慮します。容量性負荷を駆動するユニティゲイン (1V/V) バッファ構成のオペアンプは、より高いノイズゲインで動作するアンプよりも不安定になる傾向があります (図 5-28 を参照)。容量性負荷は、オペアンプの出力抵抗と相まって、位相マージンを劣化させる極をループゲイン内に形成します。容量性負荷が大きくなるにつれて、位相マージンの劣化は大きくなります。ユニティゲイン構成で動作している場合、OPAx328 は最大 100pF までの純容量性負荷で安定した状態を維持します。

図 7-1 に、ユニティゲイン構成で動作するアンプの容量性負荷駆動能力を高める 1 つの手法として、一般的に 10Ω ~ 50Ω の小さな抵抗 (R_S) を出力と直列に挿入することを示しています。この抵抗は、大きな容量性負荷に伴うオーバーシュートとリンギングを大幅に低減します。




図 7-1. 容量性負荷駆動の向上

7.2 代表的なアプリケーション

7.2.1 双方向電流センシング

この単一電源、ローサイド、双方向電流センシングの設計例は、-1A ~ +1A の負荷電流を検出します。シングルエンド出力の範囲は 110mV ~ 3.19V です。この設計では、オフセット電圧が低く、レール・ツー・レールの入出力が小さいため、OPAx328 を使用します。一方のアンプは差動アンプとして構成され、もう一方のアンプは基準電圧を供給します。

図 7-2 に回路図を示します。




図 7-2. 双方向電流センシング回路図

7.2.1.1 設計要件

この設計例には、次の要件があります。

- 電源電圧: 3.3V
- 入力: -1A~+1A
- 出力: 1.65V±1.54V (110mV~3.19V)

7.2.1.2 詳細な設計手順

負荷電流、 I_{LOAD} はシャント抵抗 R_{SHUNT} を通ってシャント電圧 V_{SHUNT} を発生させます。その後、シャント電圧は U1A と $R_1 \sim R_4$ で構成される差動アンプによって増幅されます。この差動アンプのゲインは、 R_4 と R_3 の比によって設定されます。誤差を最小化するため、 $R_2 = R_4$ かつ $R_1 = R_3$ に設定します。リファレンス電圧 V_{REF} は、U1B を使用して抵抗デバイダをバッファリングすることで供給されます。伝達関数は式 1 で与えられます。

$$V_{OUT} = V_{SHUNT} \times \text{Gain}_{\text{Diff_Amp}} + V_{REF} \quad (1)$$

ここで、

- $V_{SHUNT} = I_{LOAD} \times R_{SHUNT}$
- $\text{Gain}_{\text{Diff_Amp}} = \frac{R_4}{R_3}$
- $V_{REF} = V_{CC} \times \left[\frac{R_6}{R_5 + R_6} \right]$

この設計には、オフセットとゲインという 2 種類の誤差があります。ゲイン誤差は、シャント抵抗の許容誤差と R_4 と R_3 の比、および同様に R_2 と R_1 の比によって発生します。分圧器 (R_5 と R_6) によってオフセット誤差が発生し、 R_4/R_3 の比が R_2/R_1 とどの程度近いかがわかります。後者の値は差動アンプの CMRR に影響を及ぼし、最終的にオフセット誤差につながります。

V_{SHUNT} はローサイド測定であるため、 V_{SHUNT} の値はシステム負荷のグラウンド電位です。したがって、最大値を V_{SHUNT} に配置する必要があります。この設計では、 V_{SHUNT} の最大値を 100mV に設定します。式 2 では、最大シャント電圧が 100mV、最大負荷電流が 1A の場合のシャント抵抗の最大値を計算します。

$$R_{SHUNT(\text{Max})} = \frac{V_{SHUNT(\text{Max})}}{I_{LOAD(\text{Max})}} = \frac{100 \text{ mV}}{1 \text{ A}} = 100 \text{ m}\Omega \quad (2)$$

R_{SHUNT} の許容誤差は、コストに正比例します。この設計では、許容誤差 0.5% のシャント抵抗を選択します。より高い精度が必要な場合は、0.1% 以下の抵抗を選択してください。

負荷電流は双方向であるため、シャント電圧範囲は $-100\text{mV} \sim +100\text{mV}$ です。この電圧は、オペアンプ U1A に達する前に、 R_1 と R_2 で分割されます。U1A の非反転ノードに存在する電圧が、デバイスの同相範囲内であることを確認します。そのため、OPAx328 などのオペアンプを使用します。このオペアンプは、負の電源電圧を下回る同相範囲を備えています。最後に、オフセット誤差を最小限に抑えるため、OPAx328 の標準オフセット電圧はわずか $\pm 3\mu\text{V}$ (最大 $\pm 25\mu\text{V}$) です。

対称負荷電流が $-1\text{A} \sim +1\text{A}$ の場合、分圧抵抗 (R_5 と R_6) は等しくする必要があります。シャント抵抗と整合するように、許容誤差 0.5% を選択します。消費電力を最小限に抑えるために、 $10\text{k}\Omega$ の抵抗を使用します。

差動アンプのゲインを設定するには、OPAx328 の同相範囲と出力スイングを考慮する必要があります。式 3 および 式 4 に、3.3V 電源での OPAx328 の一般的な同相範囲と最大出力スイングをそれぞれ示します。

$$-100\text{mV} < V_{CM} < 3.4\text{V} \quad (3)$$

$$100\text{mV} < V_{OUT} < 3.2\text{V} \quad (4)$$

差動アンプのゲインは、式 5 に示すように計算できるようになりました。

$$\text{Gain}_{\text{Diff_Amp}} = \frac{V_{\text{OUT_Max}} - V_{\text{OUT_Min}}}{R_{\text{SHUNT}} \times (I_{\text{MAX}} - I_{\text{MIN}})} = \frac{3.2\text{V} - 100\text{mV}}{100\text{m}\Omega \times [1\text{A} - (-1\text{A})]} = 15.5 \frac{\text{V}}{\text{V}} \quad (5)$$

R_1 と R_3 に選択される抵抗値は $1\text{k}\Omega$ です。 R_2 と R_4 には $15.4\text{k}\Omega$ の値を選択します。この値は最も近い標準値だからです。したがって、差動アンプの計算上のゲインは 15.4V/V です。

回路のゲイン誤差は主に、 $R_1 \sim R_4$ に依存します。この依存性の結果、0.1% の抵抗が選択されます。この構成により、設計で 2 点較正が必要になる可能性が低くなります。必要に応じて、単純な 1 点較正により、0.5% の抵抗によって生じるオフセット誤差を除去します。

7.2.1.3 アプリケーション曲線




図 7-3. 双方向電流センシング回路の性能：出力電圧と入力電流との関係


7.2.2 トランスインピーダンス アンプ

広ゲイン帯域幅、低入力バイアス電流、低入力電圧、低電流ノイズによって、OPAx328 は優れた広帯域フォトダイオードトランスインピーダンス アンプとなっています。フォトダイオード容量によって、回路の実効ノイズ ゲインが高周波で大きくなるため、低電圧ノイズは重要です。

図 7-4 は、トランスインピーダンス設計の主要な要素が次のとおりであることを示しています。

- 寄生入力同相電圧と差動モード入力容量を含む予期ダイオード容量 (C_D)
- 目的のトランスインピーダンス ゲイン (R_F)
- ゲイン帯域幅 (GBW) = 40 MHz

これらの 3 つの変数セットを使用して、フィードバック容量 (C_F) の値を設定し、周波数応答を制御できます。 C_F には、標準的な表面実装抵抗で 0.2pF となる R_F の浮遊容量が含まれます。



注: C_F はゲインのピークを防止するためのオプションであり、 R_F の浮遊容量も含まれます。

図 7-4. デュアル電源のトランスインピーダンス アンプ


周波数応答を最適化するには、式 6 を使用してフィードバック極を設定します。

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{GBW}{4\pi R_F C_D}} \quad (6)$$

式 7 は次の帯域幅を計算します。

$$f_{-3dB} = \sqrt{\frac{GBW}{2\pi R_F C_D}} \quad (\text{Hz}) \quad (7)$$

単一電源アプリケーションの場合は、+IN 入力を正 DC 電圧でバイアスをかけて、フォトダイオードが光に露出していなければ出力を正確に 0 にし、負のレールから生じる遅延を追加せずに応答させることができます。この構成を図 7-5 に示します。このバイアス電圧は、フォトダイオード全体にも見られ、高速動作では逆バイアスがかかります。



注: C_F はゲインのピークを防止するためのオプションであり、 R_F の浮遊容量も含まれます。

図 7-5. 単一電源のトランスインピーダンス アンプ

詳細については、『トランスインピーダンス アンプの直感的な補償』アプリケーション レポートを参照してください。

7.3 電源に関する推奨事項

OPAx328 は 2.2V~5.5V ($\pm 1.1V \sim \pm 2.75V$) で動作が規定されており、多くの仕様は $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ で適用されます。動作電圧または温度に関して大きな変動を示す可能性があるパラメータについては、[セクション 5.7](#) を参照してください。

注意

6V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。[セクション 5.1](#) を参照してください。

電源ピンの近くに $0.1\mu\text{F}$ のバイパス・コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス・コンデンサの配置の詳細については、[セクション 7.4](#) を参照してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

OPA328 は広帯域アンプです。デバイスの完全な動作性能を実現するには、良好な高周波 PCB レイアウト手法を使用します。各電源ピンとグラウンドとの間に、バイパス コンデンサを可能な限りデバイスの近くに接続します。インダクタンスが最小になるようにバイパス コンデンサのトレースを設計します。

7.4.2 レイアウト例




図 7-6. 非反転構成のオペアンプ基板のレイアウト

8 デバイスおよびドキュメントのサポート

8.1 デバイスのサポート

8.1.1 開発サポート

8.1.1.1 PSpice® for TI

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ・ソリューションを作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

8.1.1.2 TINA-TI™ シミュレーション・ソフトウェア (無償ダウンロード)

TINA-TI™ シミュレーション・ソフトウェアは、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション・プログラムです。TINA-TI シミュレーション・ソフトウェアは、TINA™ ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ・モデルとアクティブ・モデルに加えて、マクロモデルのライブラリがプリロードされています。TINA-TI シミュレーション・ソフトウェアには、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI シミュレーション・ソフトウェアは設計ツールとシミュレーション Web ページから無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック・スタート・ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェアまたは TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI™ ソフトウェア・フォルダから、無償の TINA-TI シミュレーション・ソフトウェアをダウンロードしてください。

8.1.1.3 DIP アダプタ評価基板

DIP アダプタ評価基板は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装デバイスとのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、直接配線により既存の回路へサポートされているオペアンプを接続します。DIP アダプタ評価基板キットは、以下の業界標準パッケージをサポートしています。D または U (SOIC-8)、PW (TSSOP-8)、DGK (VSSOP-8)、DBV (SOT-23-6、SOT-23-5、および SOT-23-3)、DCK (SC70-6 および SC70-5)、および DRL (SOT563-6)。

8.1.1.4 DIYAMP-EVM

DIYAMP-EVM は、実際のアンプ回路を提供する独自の評価基板 (EVM) であり、設計コンセプトの迅速な評価とシミュレーションの検証を実現します。この評価基板は、3 つの業界標準パッケージ (SC70、SOT23、SOIC) で供給されており、シングル / デュアル電源向けに、アンプ、フィルタ、安定性補償、コンパレータの各構成など、12 の一般的なアンプ構成が可能です。

8.1.1.5 フィルタ設計ツール

フィルタ設計ツールは単純で強力な、使いやすいアクティブ・フィルタ設計プログラムです。フィルタ設計ツールを使用すると、TI のベンダ・パートナーからの TI 製オペアンプやパッシブ・コンポーネントを使用して、最適なフィルタ設計を作成できます。

フィルタ設計ツールは、設計ツールとシミュレーション Web ページから Web 対応ツールとして利用でき、包括的な複数段アクティブ・フィルタ・ソリューションをわずか数分で設計、最適化、シミュレーションできます。

8.2 ドキュメントのサポート

8.2.1 関連資料

このデバイスの参考文献として、次のドキュメントをお勧めします。これは www.tij.co.jp からダウンロードできます。

- テキサス・インスツルメンツ、『ソフトウェア・ペースメーカー検出設計ガイド』
- テキサス・インスツルメンツ、『TIDA-00378 の回路図とブロック図』
- テキサス・インスツルメンツ、『大気環境監視向け PM2.5/PM10 粒子センサ・アナログ・フロントエンド』
- テキサス・インスツルメンツ、『QFN/SOP の PCB 実装』
- テキサス・インスツルメンツ、『クワッド・フラットパック・リード端子なしロジック・パッケージ』
- テキサス・インスツルメンツ、『Compensate Transimpedance Amplifiers Intuitively』(英語)
- テキサス・インスツルメンツ、『FET トランスインピーダンス・アンプのノイズ解析』
- テキサス・インスツルメンツ、『高速オペアンプのノイズ解析』

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.5 商標

e-trim™, TINA-TI™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (May 2023) to Revision D (December 2023)	Page
• OPA2328 D (SOIC, 8) および DRG (WSON, 8) パッケージのステータスをプレビューから量産データ (アクティブ) に変更し、関連コンテンツを追加.....	1

Changes from Revision B (November 2022) to Revision C (May 2023)	Page
• OPA328 の DBV (SOT-23、5) パッケージを事前情報 (開発中製品) から量産データ (アクティブ) に変更.....	1
• OPA4328 PW (TSSOP、14) および RUM (WQFN、16) のピン構成とピン機能の表を追加.....	3

Changes from Revision A (June 2022) to Revision B (November 2022)	Page
• OPA328 デバイスのステータスを開発中製品から事前情報に変更.....	1
• 「絶対最大定格」に接合部温度を追加	6

Changes from Revision * (February 2022) to Revision A (June 2022)	Page
• OPA2328 を事前情報 (プレビュー) から量産データ (アクティブ) に変更.....	1

10 メカニカル、パッケージ、および注文に関する情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA2328DGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S	Samples
OPA2328DGKT	ACTIVE	VSSOP	DGK	8	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S	Samples
OPA2328DR	ACTIVE	SOIC	D	8	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2328W	Samples
OPA2328DRGR	ACTIVE	SON	DRG	8	5000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2328W	Samples
OPA328DBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	OP328	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2328DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2328DGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2328DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2328DRGR	SON	DRG	8	5000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2328DGKR	VSSOP	DGK	8	2500	356.0	356.0	35.0
OPA2328DGKT	VSSOP	DGK	8	250	210.0	185.0	35.0
OPA2328DR	SOIC	D	8	3000	356.0	356.0	35.0
OPA2328DRGR	SON	DRG	8	5000	367.0	367.0	35.0

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)




8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DRG (S-PWSON-N8)


PLASTIC SMALL OUTLINE NO-LEAD



- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. SON (Small Outline No-Lead) package configuration.
 - D. The package thermal pad must be soldered to the board for thermal and mechanical performance. See the Product Data Sheet for details regarding the exposed thermal pad dimensions.
 - E. JEDEC MO-229 package registration pending.



DIMENSION A	
OPTION 01	(0.1)
OPTION 02	(0.2)



4218886/A 01/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRG0008B

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218886/A 01/2020

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRG0008B

WSO - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD
82% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218886/A 01/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated