

SN74AC595、3 ステート出力レジスタ搭載、8 ビット シフトレジスタ

1 特長

- 幅広い動作範囲: 1.5V~6V
- 6V までの入力電圧に対応
- 連続 $\pm 24\text{mA}$ 出力駆動 (5V 時)
- 短いバーストで最大 $\pm 75\text{mA}$ の出力駆動 (5V 時) に対応
- 50 Ω 伝送ラインを駆動
- 5V、50pF 負荷時の最大値で $t_{pd} = 12\text{ns}$

2 アプリケーション

- 出力拡張
- LED マトリクス制御
- 7 セグメント・ディスプレイ制御

3 概要

SN74AC595 には、8 ビットのシリアル イン、パラレルアウトのシフトレジスタが内蔵されており、8 ビットの D タイプ ストレージレジスタへデータを供給します。この構成により、出力を静的に維持しながら、データをシフトレジスタにロードできます。このデバイスは 3 ステート出力を備えており、出力をディセーブルにできます。シフトレジスタを直列に接続するための独立したシフトレジスタ出力 (Q_H) を備えています。


パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾	本体サイズ ⁽³⁾
SN74AC595	PW (TSSOP, 16)	5mm × 6.4mm	5mm × 4.4mm
	BQB (WQFN, 16)	3.5mm × 2.5mm	3.5mm × 2.5mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージサイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



論理図 (正論理)



目次

1 特長	1	7.2 機能ブロック図.....	12
2 アプリケーション	1	7.3 デバイスの機能モード.....	13
3 概要	1	8 アプリケーションと実装	14
4 ピン構成および機能	3	8.1 アプリケーション情報.....	14
5 仕様	4	8.2 代表的なアプリケーション.....	15
5.1 絶対最大定格.....	4	8.3 アプリケーション曲線.....	17
5.2 ESD 定格.....	4	8.4 電源に関する推奨事項.....	17
5.3 推奨動作条件.....	4	8.5 レイアウト.....	18
5.4 熱に関する情報.....	5	9 デバイスおよびドキュメントのサポート	19
5.5 電気的特性.....	6	9.1 ドキュメントの更新通知を受け取る方法.....	19
5.6 タイミング特性.....	7	9.2 サポート・リソース.....	19
5.7 タイミング図.....	8	9.3 商標.....	19
5.8 スイッチング特性.....	8	9.4 静電気放電に関する注意事項.....	19
6 パラメータ測定情報	10	9.5 用語集.....	19
7 詳細説明	12	10 改訂履歴	19
7.1 概要.....	12	11 メカニカル、パッケージ、および注文情報	19

4 ピン構成および機能




図 4-1. PW パッケージ、16 ピン TSSOP (上面図)




図 4-2. BQB パッケージ、16 ピン WQFN (上面図)

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
Q _B	1	O	ストレージレジスタ B 出力
Q _C	2	O	ストレージレジスタ C 出力
Q _D	3	O	ストレージレジスタ D 出力
Q _E	4	O	ストレージレジスタ E 出力
Q _F	5	O	ストレージレジスタ F 出力
Q _G	6	O	ストレージレジスタ G 出力
Q _H	7	O	ストレージレジスタ H 出力
GND	8	G	グラウンド
Q _H	9	O	シフトレジスタ H 出力
SRCLR	10	I	シフトレジスタ クリア入力、アクティブ Low
SRCLK	11	I	シフトレジスタ クロック入力
RCLK	12	I	出力レジスタ クロック入力
OE	13	I	Q _A — Q _H 出力の出力イネーブル、アクティブ Low
SER	14	I	シフトレジスタ シリアル データ入力
Q _A	15	O	ストレージレジスタ A 出力
V _{CC}	16	P	正電源
放熱パッド ⁽²⁾		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) I = 入力、O = 出力、G = グラウンド、P = 電源

(2) BQB パッケージに限定

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V _{CC}	電源電圧範囲	-0.5	7	V
V _I	入力電圧範囲 ⁽²⁾	-0.5	V _{CC} + 0.5V	V
V _O	出力電圧範囲 ⁽²⁾	-0.5	V _{CC} + 0.5V	V
I _{IK}	入力クランプ電流	V _I < -0.5V または V _I > V _{CC} + 0.5V	±20	mA
I _{OK}	出力クランプ電流	V _O < -0.5V または V _O > V _{CC} + 0.5V	±50	mA
I _O	連続出力電流	V _O = 0 ~ V _{CC}	±50	mA
	V _{CC} または GND を通過する連続出力電流		±200	mA
T _J	接合部温度		150	°C
T _{stg}	保管温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V _{CC}	電源電圧	電源電圧	1.5	6	V
V _{IH}	High レベル入力電圧	V _{CC} = 1.5V	1.2		V
		V _{CC} = 1.8V	1.26		V
		V _{CC} = 2.5V	1.75		V
		V _{CC} = 3V	2.1		V
		V _{CC} = 4.5V	3.15		V
		V _{CC} = 5.5V	3.85		V
V _{IL}	Low レベル入力電圧	V _{CC} = 1.5V		0.3	V
		V _{CC} = 1.8V		0.54	V
		V _{CC} = 2.5V		0.75	V
		V _{CC} = 3V		0.9	V
		V _{CC} = 4.5V		1.35	V
		V _{CC} = 5.5V		1.65	V
V _I	入力電圧	入力電圧	0	V _{CC}	V

5.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V_O	出力電圧	出力電圧	0	V_{CC}	V
I_{OH}	High レベル出力電流	$V_{CC} = 1.8V$		-1	mA
		$V_{CC} = 2.5V$		-2	mA
		$V_{CC} = 3V$		-12	mA
		$V_{CC} = 4.5V \sim 5.5V$		-24	mA
I_{OL}	Low レベル出力電流	$V_{CC} = 1.8V$		1	mA
		$V_{CC} = 2.5V$		2	mA
		$V_{CC} = 3V$		12	mA
		$V_{CC} = 4.5V \sim 5.5V$		24	mA
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレートの	$V_{CC} = 1.5V \sim 3V$		50	ns/V
		$V_{CC} = 3.6V \sim 5.5V$		20	ns/V
T_A	自由空気での動作温度	自由空気での動作温度	-40	125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		BQB (WQFN)	PW (TSSOP)	単位
		16 ピン	16 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	83.9	126.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	80.6	60.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	53.6	84.2	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	8.6	7.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	53.5	83.3	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	31.3	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	T _A = 25°C			-40°C~85°C			-40°C~125°C			単位
			最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
V _{OH}	I _{OH} = -50μA	1.5V	1.4	1.49		1.4		1.4			V	
		1.8V	1.7	1.79		1.7		1.7				
		2.5V	2.4	2.49		2.4		2.4				
		3V	2.9	2.99		2.9		2.9				
		4.5V	4.4	4.49		4.4		4.4				
		5.5V	5.4	5.49		5.4		5.4				
	I _{OH} = -1mA	1.8V	1.53		1.5		1.44					
	I _{OH} = -2mA	2.5V	2.13		2.1		2					
	I _{OH} = -4mA	3V	2.58		2.48		2.4					
	I _{OH} = -12mA	3V	2.58		2.48		2.4					
	I _{OH} = -24mA	4.5V	3.94		3.8		3.7					
	I _{OH} = -24mA	5.5V	4.94		4.8		4.7					
I _{OH} = -50mA ⁽¹⁾	5.5V			3.85								
I _{OH} = -75mA ⁽¹⁾	5.5V						3.85					
V _{OL}	I _{OL} = 50μA	1.5V		0.01	0.1			0.1		0.1	V	
		1.8V		0.01	0.1			0.1		0.1		
		2.5V		0.01	0.1			0.1		0.1		
		3V		0.01	0.1			0.1		0.1		
		4.5V		0.01	0.1			0.1		0.1		
		5.5V		0.01	0.1			0.1		0.1		
	I _{OL} = 1mA	1.8V			0.2			0.3		0.36		
	I _{OL} = 2mA	2.5V			0.36			0.44		0.5		
	I _{OL} = 4mA	3V			0.36			0.44		0.5		
	I _{OL} = 12mA	3V			0.36			0.44		0.5		
	I _{OL} = 24mA	4.5V			0.36			0.44		0.5		
	I _{OL} = 24mA	5.5V			0.36			0.44		0.5		
I _{OL} = 50mA ⁽¹⁾	5.5V						1.65					
I _{OL} = 75mA ⁽¹⁾	5.5V								1.65			
I _I	V _I = 5.5V または GND	0V~5.5V			±0.1			±1		±1	μA	
I _{OZ}	V _O = V _{CC} または GND	5.5V			±0.25			±2.5		±5	μA	
I _{CC}	V _I = V _{CC} または GND、 I _O = 0	5.5V			2			20		20	μA	
C _I	V _I = V _{CC} または GND	5V			9			9		9	pF	
C _O	V _O = V _{CC} または GND	5V			15			15		15	pF	
C _{PD}	C _L = 50pF、F = 1MHz	5V			60			60		60	pF	


(1) 一度に複数の出力をテストすることはできません。また、テスト期間は 2ms を超えないようにしてください。

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	説明	条件	V _{CC}	T _A = 25°C		-40°C~85°C		-40°C~125°C		単位
				最小値	最大値	最小値	最大値	最小値	最大値	
f _{CLOCK}	クロック周波数		1.5V						20	MHz
			1.8V						25	MHz
			2.5V						50	MHz
			3.3V						55	MHz
			5V						90	MHz
t _w	パルス幅	RCLK または SRCLK が High または Low	1.5V						13	ns
			1.8V						8	ns
			2.5V						6	ns
			3.3V						4	ns
			5V						2	ns
		SRCLR が Low	1.5V						7	ns
			1.8V						6	ns
			2.5V						4	ns
			3.3V						3	ns
			5V						2	ns
t _{SU}	セットアップ時間	SRCLK ↑ の前の SER	1.5V						8	ns
			1.8V						5	ns
			2.5V						3	ns
			3.3V						2	ns
			5V						1	ns
		RCLK ↑ 前の SRCLK ↑	1.5V						25	ns
			1.8V						15	ns
			2.5V						9	ns
			3.3V						6	ns
			5V						4	ns
		RCLK ↑ より前に SRCLR が Low	1.5V						17	ns
			1.8V						11	ns
			2.5V						7	ns
			3.3V						5	ns
			5V						3	ns
		SRCLK ↑ より前に SRCLR が High (非アクティブ)	1.5V						2	ns
			1.8V						1	ns
			2.5V						1	ns
			3.3V						1	ns
			5V						1	ns
t _H	ホールド時間	SRCLK ↑ 後の SER	1.5V						7	ns
			1.8V						4	ns
			2.5V						3	ns
			3.3V						2	ns
			5V						2	ns

5.7 タイミング図



NOTE:  implies that the output is in 3-State mode.

5.8 スイッチング特性

$C_L = 50\text{pF}$ 、自由気流での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定された標準値 (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 85^\circ\text{C}$			$-40^\circ\text{C} \sim 125^\circ\text{C}$			単位
				最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PZL}	OE	Q	1.5V								58	ns	
t_{PZH}	OE	Q	1.5V								54	ns	
t_{PLZ}	OE	Q	1.5V								42	ns	
t_{PHZ}	OE	Q	1.5V								50	ns	
t_{PLH}	RCLK	Q_A - Q_H	1.5V								60	ns	
t_{PHL}	RCLK	Q_A - Q_H	1.5V								60	ns	
t_{PLH}	SRCLK	Q_H	1.5V								64	ns	
t_{PHL}	SRCLK	Q_H	1.5V								63	ns	
t_{PHL}	SRCLR	Q_H	1.5V								51	ns	

5.8 スイッチング特性 (続き)

$C_L = 50\text{pF}$ 、自由気流での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定された標準値 (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	V_{CC}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 85^\circ\text{C}$			$-40^\circ\text{C} \sim 125^\circ\text{C}$			単位
				最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	最大値	
t_{PZL}	\overline{OE}	Q	1.8V								38	ns	
t_{PZH}	\overline{OE}	Q	1.8V								35	ns	
t_{PLZ}	\overline{OE}	Q	1.8V								27	ns	
t_{PHZ}	\overline{OE}	Q	1.8V								32	ns	
t_{PLH}	RCLK	Q_A-Q_H	1.8V								37	ns	
t_{PHL}	RCLK	Q_A-Q_H	1.8V								38	ns	
t_{PLH}	SRCLK	Q_H	1.8V								39	ns	
t_{PHL}	SRCLK	Q_H	1.8V								39	ns	
t_{PHL}	\overline{SRCLR}	Q_H	1.8V								34	ns	
t_{PZL}	\overline{OE}	Q	2.5V								24	ns	
t_{PZH}	\overline{OE}	Q	2.5V								22	ns	
t_{PLZ}	\overline{OE}	Q	2.5V								13	ns	
t_{PHZ}	\overline{OE}	Q	2.5V								16	ns	
t_{PLH}	RCLK	Q_A-Q_H	2.5V								21	ns	
t_{PHL}	RCLK	Q_A-Q_H	2.5V								21	ns	
t_{PLH}	SRCLK	Q_H	2.5V								22	ns	
t_{PHL}	SRCLK	Q_H	2.5V								22	ns	
t_{PHL}	\overline{SRCLR}	Q_H	2.5V								20	ns	
t_{PZL}	\overline{OE}	Q	3.3V								19	ns	
t_{PZH}	\overline{OE}	Q	3.3V								17	ns	
t_{PLZ}	\overline{OE}	Q	3.3V								10	ns	
t_{PHZ}	\overline{OE}	Q	3.3V								12	ns	
t_{PLH}	RCLK	Q_A-Q_H	3.3V								17	ns	
t_{PHL}	RCLK	Q_A-Q_H	3.3V								17	ns	
t_{PLH}	SRCLK	Q_H	3.3V								18	ns	
t_{PHL}	SRCLK	Q_H	3.3V								18	ns	
t_{PHL}	\overline{SRCLR}	Q_H	3.3V								16	ns	
t_{PZL}	\overline{OE}	Q	5V								13	ns	
t_{PZH}	\overline{OE}	Q	5V								12	ns	
t_{PLZ}	\overline{OE}	Q	5V								6	ns	
t_{PHZ}	\overline{OE}	Q	5V								8	ns	
t_{PLH}	RCLK	Q_A-Q_H	5V								12	ns	
t_{PHL}	RCLK	Q_A-Q_H	5V								11	ns	
t_{PLH}	SRCLK	Q_H	5V								12	ns	
t_{PHL}	SRCLK	Q_H	5V								12	ns	
t_{PHL}	\overline{SRCLR}	Q_H	5V								11	ns	


6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≤ 1MHz、 $Z_O = 50\Omega$ 、 $t_f < 2.5\text{ns}$ 。

クロック入力の f_{max} は、入力デューティサイクルが 50% のときの測定値です。

出力は個別に測定され、測定するたびに入力が 1 回遷移します。

TEST	S1	S2	R_L	C_L	ΔV	V_{CC}
t_{PLH} , t_{PHL}	オープン	オープン	—	2.5ns	—	すべて
t_{PLZ} , t_{PZL}	クローズ	オープン	500 Ω	2.5ns	0.15V	≤ 2.5V
t_{PHZ} , t_{PZH}	オープン	クローズ	500 Ω	2.5ns	0.15V	≤ 2.5V
t_{PLZ} , t_{PZL}	クローズ	オープン	500 Ω	2.5ns	0.3V	> 2.5V
t_{PHZ} , t_{PZH}	オープン	クローズ	500 Ω	2.5ns	0.3V	> 2.5V



(1) C_L にはプローブとテスト装置の容量が含まれます。

図 6-1. 3 ステート出力の負荷回路




図 6-3. 電圧波形、セットアップ時間およびホールド時間






図 6-2. 電圧波形、パルス幅




(1) t_{PLH} と t_{PHL} の大きい方が t_{pd} に相当します。

図 6-4. 電圧波形、伝搬遅延



- (3) t_{PZL} と t_{PZH} の大きい方が t_{en} に相当します。
 (4) t_{PLZ} と t_{PHZ} の大きい方が t_{dis} に相当します。

図 6-5. 電圧波形、伝搬遅延



- (1) t_r と t_f の大きい方が t_t に相当します。

図 6-6. 電圧波形、入力および出力の遷移時間

7 詳細説明

7.1 概要

SN74AC595 には、8 ビットのシリアル イン、パラレル アウトのシフトレジスタが内蔵されており、8 ビットの D タイプ ストレージレジスタへデータを供給します。ストレージレジスタは 8 つの平行 3 ステート出力を備えています。シフトレジスタとストレージレジスタの両方に、それぞれ独立したクロック (SRCLK と RCLK) が供給されます。

シフトレジスタはダイレクト オーバーライディング クリア ($\overline{\text{SRCLR}}$) 入力、シリアル (SER) 入力、カスケード用シリアル出力 (Q_H) を備えています。出力イネーブル ($\overline{\text{OE}}$) 入力が High のとき、 Q_H を除くすべての出力が高インピーダンス状態になります。

シフトレジスタ クロック (SRCLK) とストレージレジスタ クロック (RCLK) はどちらもポジティブ エッジトリガです。

両方のクロックが一緒に接続されている場合、シフトレジスタはストレージレジスタより 1 クロック パルス前になります。この構成では、8 つのレジスタすべてにデータをロードするのに 8 つのクロック パルスを必要とし、そのデータを出力で表示するのに 9 つのクロック パルスを必要とします。

7.2 機能ブロック図




図 7-1. 論理図 (正論理)

7.3 デバイスの機能モード

表 7-1. 機能表

入力					機能
SER	SRCLK	SRCLR	RCLK	OE	
X	L、H、↓	H	X	X	シフトレジスタのデータが一定になります。
X	X	X	L、H、↓	X	ストレージレジスタのデータが一定になります。
X	X	X	X	H	出力 Q _A -Q _H がディセーブルになります。
X	X	X	X	L	出力 Q _A -Q _H がイネーブルになります。
X	X	L	X	X	シフトレジスタがクリアされます。
L	↑	H	X	X	シフトレジスタの最初の段が Low になります。 後続の各段に、それぞれ前の段のデータが格納されます。
H	↑	H	X	X	シフトレジスタの最初の段が High になります。 後続の各段に、それぞれ前の段のデータが格納されます。
X	X	X	↑	X	シフトレジスタのデータがストレージレジスタに格納されます。

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

このアプリケーションでは、SN74AC595 を使用して 7 セグメント ディスプレイを制御します。この実装では、シリアル出力を利用し、いくつかの入力信号を組み合わせることで、ディスプレイの制御に必要な I/O ピンの数を 16 個から 4 個に削減します。他の I/O エクスパンダとは異なり、SN74AC595 では、制御用の通信インターフェイスは必要ありません。シンプルな GPIO ピンで簡単に動作できます。

ディスプレイをオフにする必要がある場合や、輝度を制御するために PWM 信号に接続する必要がある場合、OE ピンを使用して出力を簡単にディスエーブルにすることができます。ただし、このピンを Low に接続し、SN74AC595 の出力をそれに応じて制御してすべての出力をオフにすることができ、必要な I/O を 3 つに減らすことができます。カスケード接続可能な SN74AC595 デバイスの数に、実際の制限はありません。デバイスをさらに追加する場合、シリアル出力を以下のシリアル入力に接続し、それに応じてクロックを接続する必要があります。シフトレジスタと出力レジスタを別々に制御することで、次の桁のデータがシフトレジスタにロードされている間に目的の桁を表示できます。

電源投入時、シフトレジスタと出力レジスタの初期状態は不明です。シフトレジスタと出力レジスタを定義された状態にするには、シフトレジスタをクリアしてから、シフトレジスタと出力レジスタにクロックを供給する必要があります。図 8-1 に示すように、シフトレジスタをオール ゼロに初期化するため、RC 回路を SRCLR ピンに接続できます。OE ピンを抵抗でプルアップすることで、出力をハイ インピーダンス状態にしたまま上記のプロセスを実行できるため、表示不良の原因となる誤データを防止できます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74AC595 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジック デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えないようにしてください。

グラウンドは、SN74AC595 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グラウンド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74AC595 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74AC595 は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『[CMOS の消費電力と Cpd の計算](#)』に記載されている情報を使用して計算できます。

熱上昇は、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$ を超えるとロジック Low と見なされ、 $V_{IH(min)}$ を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74AC595 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10k Ω の抵抗値がしばしば使用されます。

SN74AC595 は CMOS 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャンネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74AC595 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を ($V_{CC}/I_{O(max)}$) Ω より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、M Ω 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『[CMOS 消費電力と CPD の計算](#)』に記載されている手順を使用して計算できます。

8.3 アプリケーション曲線




図 8-2. クロック動作を示す概略機能図

8.4 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには $0.1\mu\text{F}$ のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサは並列に使用されます。最良の結果を得るには、次のレイアウト例に示すように、バイパス コンデンサを電源端子のできるだけ近くに配置する必要があります。

8.5 レイアウト

8.5.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにははいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ ゲートのうち 3 つのみを使用したりする場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

8.5.2 レイアウト例




図 8-3. SN74AC595 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

日付	改訂	注
2024 年 6 月	*	初版

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated



4220204/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220204/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQB 16

WQFN - 0.8 mm max height

2.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226161/A



4224640/A 11/2018

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE STENCIL DESIGN

BQB0016A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
 85% PRINTED COVERAGE BY AREA
 SCALE: 20X

4224640/A 11/2018

NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated