

SNx4ACT573 3 ステート出力、オクタル・トランスペアレント D タイプ・ラッチ

1 特長

- 4.5V~5.5V の V_{CC} で動作
- 5.5V までの入力電圧に対応
- 最大 t_{pd} 9.5ns (5V 時)
- 入力は TTL 電圧互換

2 アプリケーション

- パラレル データ ストレージ
- デジタル バス バッファ


3 概要

これらの 8 ビット ラッチは、大きな容量性負荷または比較的低いインピーダンスの負荷の駆動用に設計された 3 ステート出力を備えています。本デバイスは、バッファレジスタ、I/O ポート、バスドライバ、およびワーキングレジスタの実装に特に適しています。

製品情報

| 部品番号 | 定格 | パッケージ (1) |
|------------|------|----------------|
| SN54ACT573 | 軍事 | J (CDIP, 20) |
| | | W (CFP, 20) |
| | | FK (LCCC, 20) |
| SN74ACT573 | カタログ | DB (SSOP, 20) |
| | | DW (SOIC, 20) |
| | | N (WQFN, 20) |
| | | NS (SOP, 20) |
| | | PW (TSSOP, 20) |
| | | RKS (VQFN, 20) |

(1) 詳細については、[セクション 11](#) を参照してください。



論理図 (正論理)



目次

| | | | |
|-------------------|---|-----------------------------|----|
| 1 特長..... | 1 | 7.1 概要..... | 9 |
| 2 アプリケーション..... | 1 | 7.2 機能ブロック図..... | 9 |
| 3 概要..... | 1 | 7.3 デバイスの機能モード..... | 9 |
| 4 ピン構成および機能..... | 3 | 8 アプリケーションと実装..... | 10 |
| 5 仕様..... | 5 | 8.1 電源に関する推奨事項..... | 10 |
| 5.1 絶対最大定格..... | 5 | 8.2 レイアウト..... | 10 |
| 5.2 推奨動作条件..... | 5 | 9 デバイスおよびドキュメントのサポート..... | 11 |
| 5.3 熱に関する情報..... | 5 | 9.1 ドキュメントの更新通知を受け取る方法..... | 11 |
| 5.4 電気的特性..... | 6 | 9.2 サポート・リソース..... | 11 |
| 5.5 タイミング要件..... | 6 | 9.3 商標..... | 11 |
| 5.6 スイッチング特性..... | 7 | 9.4 静電気放電に関する注意事項..... | 11 |
| 5.7 動作特性..... | 7 | 9.5 用語集..... | 11 |
| 6 パラメータ測定情報..... | 8 | 10 改訂履歴..... | 11 |
| 7 詳細説明..... | 9 | 11 メカニカル、パッケージ、および注文情報..... | 11 |

4 ピン構成および機能




図 4-1. SN54ACT573 J または W パッケージ、
 SN74ACT573 DB、DW、N、NS、または PW パッケージ (上面図)




図 4-2. SNx4ACT573 RKS パッケージ、20 ピン VQFN
 (上面図)




図 4-3. SN54ACT573 FK パッケージ、20 ピン LCCC (上面図)

表 4-1. ピンの機能

| ピン | | 種類 (1) | 説明 |
|-----------------|----|--------|--|
| 名称 | 番号 | | |
| OE | 1 | I | 出力イネーブル |
| 1D | 2 | I | 1D 入力 |
| 2D | 3 | I | 2D 入力 |
| 3D | 4 | I | 3D 入力 |
| 4D | 5 | I | 4D 入力 |
| 5D | 6 | I | 5D 入力 |
| 6D | 7 | I | 6D 入力 |
| 7D | 8 | I | 7D 入力 |
| 8D | 9 | I | 8D 入力 |
| GND | 10 | — | グランド |
| LE | 11 | I | ラッチ イネーブル入力 |
| 8Q | 12 | O | 8Q 出力 |
| 7Q | 13 | O | 7Q 出力 |
| 6Q | 14 | O | 6Q 出力 |
| 5Q | 15 | O | 5Q 出力 |
| 4Q | 16 | O | 4Q 出力 |
| 3Q | 17 | O | 3Q 出力 |
| 2Q | 18 | O | 2Q 出力 |
| 1Q | 19 | O | 1Q 出力 |
| V _{CC} | 20 | — | パワー・ピン |
| サーマル パッド (2) | | — | サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。 |

(1) I = 入力、O = 出力、I/O = 入力または出力、P = 電源。

(2) RKS パッケージのみ。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)¹

| | | 最小値 | 最大値 | 単位 |
|-------------------------------|--|------|-----------------------|----|
| V _{CC} | 電源電圧範囲 | -0.5 | 7 | V |
| V _I ⁽²⁾ | 入力電圧範囲 | -0.5 | V _{CC} + 0.5 | V |
| V _O ⁽²⁾ | 出力電圧範囲 | -0.5 | V _{CC} + 0.5 | V |
| I _{IK} | 入力クランプ電流 (V _I < 0 または V _I > V _{CC}) | | ±20 | mA |
| I _{OK} | 出力クランプ電流 (V _O < 0 または V _O > V _{CC}) | | ±20 | mA |
| I _O | 連続出力電流 (V _O = 0 ~ V _{CC}) | | ±50 | mA |
| | V _{CC} または GND を通過する連続電流 | | ±200 | mA |
| T _{stg} | 保管温度範囲 | -65 | 150 | °C |

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)¹

| | | SN54ACT573 | | SN74ACT573 | | 単位 |
|-----------------|-----------------------|------------|-----------------|------------|-----------------|------|
| | | 最小値 | 最大値 | 最小値 | 最大値 | |
| V _{CC} | 電源電圧 | 4.5 | 5.5 | 4.5 | 5.5 | V |
| V _{IH} | High レベル入力電圧 | 2 | | 2 | | V |
| V _{IL} | Low レベル入力電圧 | | 0.8 | | 0.8 | V |
| V _I | 入力電圧 | 0 | V _{CC} | 0 | V _{CC} | V |
| V _O | 出力電圧 | 0 | V _{CC} | 0 | V _{CC} | V |
| I _{OH} | High レベル出力電流 | | -24 | | -24 | mA |
| I _{OL} | Low レベル出力電流 | | 24 | | 24 | mA |
| Δt/Δv | 入力遷移の立ち上がりまたは立ち下がりレート | | 8 | | 8 | ns/V |
| T _A | 自由気流での動作温度 | -55 | 125 | -40 | 85 | °C |

5.3 熱に関する情報

| 熱評価基準 | SN74ACT573 | | | | | | 単位 | |
|------------------|-----------------------------|-----------|----------|---------|------------|------------|------|------|
| | DW (SOIC) | DB (SSOP) | N (PDIP) | NS (SO) | PW (TSSOP) | RKS (VQFN) | | |
| | 20 ピン | 20 ピン | 20 ピン | 20 ピン | 20 ピン | 20 ピン | | |
| R _{θJA} | 接合部から周囲への熱抵抗 ⁽¹⁾ | 101.2 | 70 | 69 | 60 | 126.2 | 67.7 | °C/W |

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

5.4 電気的特性

自由空気での動作温度範囲内 (特に記述のない限り)

| パラメータ | テスト条件 | V _{CC} | T _A = 25°C | | | SN54ACT573 | | SN74ACT573 | | 単位 |
|---|---|-----------------|-----------------------|-------|------|------------|-----|------------|-----|----|
| | | | 最小値 | 標準値 | 最大値 | 最小値 | 最大値 | 最小値 | 最大値 | |
| V _{OH} | I _{OH} = -50μA | 4.5V | 4.4 | 4.49 | 4.4 | 4.4 | V | | | |
| | | 5.5V | 5.4 | 5.49 | 5.4 | 5.4 | | | | |
| | I _{OH} = -24mA | 4.5V | 3.86 | 3.7 | 3.76 | | | | | |
| | | 5.5V | 4.86 | 4.7 | 4.76 | | | | | |
| | I _{OH} = -50 mA ⁽¹⁾ | 5.5V | | 3.85 | | | | | | |
| I _{OH} = -75 mA ⁽¹⁾ | 5.5V | | | 3.85 | | | | | | |
| V _{OL} | I _{OL} = 50μA | 4.5V | | 0.1 | 0.1 | 0.1 | V | | | |
| | | 5.5V | | 0.1 | 0.1 | 0.1 | | | | |
| | I _{OL} = 24 mA | 4.5V | | 0.36 | 0.44 | 0.44 | | | | |
| | | 5.5V | | 0.36 | 0.44 | 0.44 | | | | |
| | I _{OL} = 50mA ⁽¹⁾ | 5.5V | | | 1.65 | | | | | |
| I _{OL} = 75mA ⁽¹⁾ | 5.5V | | | | 1.65 | | | | | |
| I _{oz} | V _O = V _{CC} または GND | 5.5V | | ±0.25 | ±5 | ±2.5 | μA | | | |
| I _I | V _I = V _{CC} または GND | 5.5V | | ±0.1 | ±1 | ±1 | μA | | | |
| I _{CC} | V _I = V _{CC} または GND、I _O = 0 | 5.5V | | 4 | 80 | 40 | μA | | | |
| ΔI _{CC} ⁽²⁾ | 1つの入力は 3.4V、 他の入力は GND または V _{CC} | 5.5V | | 0.6 | 1.5 | 1.5 | mA | | | |
| C _i | V _I = V _{CC} または GND | 5V | | 5 | | | pF | | | |

(1) 一度に複数の出力をテストすることはできません。また、テスト期間は 2ms を超えないようにしてください。

(2) これは、0V や V_{CC} ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

5.5 タイミング要件

自由気流での動作温度範囲内、V_{CC} = 5V ± 0.5V (特に記述のない限り) (負荷回路および電圧波形を参照)

| | | T _A = 25°C | | SN54ACT573 | | SN74ACT573 | | 単位 |
|-----------------|---------------------|-----------------------|-----|------------|-----|------------|-----|----|
| | | 最小値 | 最大値 | 最小値 | 最大値 | 最小値 | 最大値 | |
| t _w | パルス幅、LE High | 3.5 | | 5 | | 4 | | ns |
| t _{su} | セットアップ時間、LE ↓ 前のデータ | 3 | | 4.5 | | 3.5 | | ns |
| t _h | ホールド時間、LE ↓ 後のデータ | 0 | | 1 | | 0 | | ns |

5.6 スイッチング特性

自由気流での動作温度範囲内、 $V_{CC} = 5V \pm 0.5V$ (特に記述のない限り) (負荷回路および電圧波形を参照)


| パラメータ | 始点 (入力) | 終点 (出力) | $T_A = 25^\circ\text{C}$ | | | SN54ACT573 | | SN74ACT573 | | 単位 |
|-----------|-----------------|------------|--------------------------|-----|------|------------|------|------------|------|----|
| | | | 最小値 | 標準値 | 最大値 | 最小値 | 最大値 | 最小値 | 最大値 | |
| t_{PLH} | D | Q | 2.5 | 6 | 10.5 | 1.5 | 13.5 | 2 | 12 | ns |
| t_{PHL} | | | 2.5 | 6 | 10.5 | 1.5 | 13.5 | 2 | 12 | |
| t_{PLH} | LE | Q | 3 | 6 | 10.5 | 1.5 | 13 | 2.5 | 12 | ns |
| t_{PHL} | | | 2.5 | 5.5 | 9.5 | 1.5 | 12 | 2 | 10.5 | |
| t_{PZH} | OE | Q | 2 | 5.5 | 10 | 1.5 | 11.5 | 1.5 | 11 | ns |
| t_{PZL} | | | 1.5 | 5.5 | 9.5 | 1.5 | 11 | 1.5 | 10.5 | |
| t_{PHZ} | \overline{OE} | Q | 2.5 | 6.5 | 11 | 1.5 | 13.5 | 1.5 | 12.5 | ns |
| t_{PLZ} | | | 1.5 | 5 | 8.5 | 1.5 | 10.5 | 1 | 9.5 | |

5.7 動作特性


$V_{CC} = 5V$, $T_A = 25^\circ\text{C}$

| パラメータ | テスト条件 | 標準値 | 単位 |
|-----------------|---|-----|----|
| C_{pd} 電力散逸容量 | $C_L = 50\text{pF}$, $f = 1\text{MHz}$ | 25 | pF |


6 パラメータ測定情報



LOAD CIRCUIT




VOLTAGE WAVEFORMS




VOLTAGE WAVEFORMS

| TEST | S1 |
|-------------------|-------------------|
| t_{PLH}/t_{PHL} | Open |
| t_{PLZ}/t_{PZL} | $2 \times V_{CC}$ |
| t_{PHZ}/t_{PZH} | Open |



VOLTAGE WAVEFORMS



VOLTAGE WAVEFORMS

- C_L にはプローブと治具の容量が含まれます。
- 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
- すべての入力パルスは、以下の特性を持つジェネレータから供給されます。PRR $\leq 1\text{MHz}$ 、 $Z_O = 50\Omega$ 、 $t_r \leq 2.5\text{ns}$ 、 $t_f \leq 2.5\text{ns}$ 。
- 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要

8 つのラッチは D タイプのトランスペアレント ラッチです。ラッチ・イネーブル (LE) 入力が HIGH の場合、Q 出力はデータ (D) 入力に従います。LE を LOW にすると、D 入力で設定されたロジック・レベルで Q 出力がラッチされます。

バッファ付きの出力イネーブル (\overline{OE}) 入力を使用して、8 つの出力を通常のロジック状態 (High または Low ロジックレベル) または高インピーダンス状態のいずれかにできます。高インピーダンス状態では、出力によってバスラインに大きな負荷がかかったり、駆動されたりしません。高インピーダンス状態と駆動性能の向上によって、インターフェイスまたはプルアップコンポーネントなしでバスラインの駆動が可能になります。

\overline{OE} は、ラッチの内部動作に影響しません。出力が高インピーダンス状態にある間に、古いデータを保持することも新しいデータを入力することもできます。

電源投入または電源オフの間にデバイスを高インピーダンス状態にするには、 \overline{OE} をプルアップ抵抗を介して V_{CC} に接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決まります。

7.2 機能ブロック図




図 7-1. 論理図 (正論理)

7.3 デバイスの機能モード

機能表
(各ラッチ)

| 入力 | | 出力 | |
|----|----|----|-------|
| OE | LE | D | Q |
| L | H | H | H |
| L | H | L | L |
| L | L | X | Q_0 |
| H | X | X | Z |

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証テストすることで、システムの機能を確認する必要があります。

8.1 電源に関する推奨事項

電源には、「[セクション 5.2](#)」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパス コンデンサを配置する必要があります。単電源のデバイスには $0.1\mu\text{F}$ を推奨します。 V_{CC} 端子が複数ある場合は、各電源端子に $0.01\mu\text{F}$ または $0.022\mu\text{F}$ を推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することもできます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ を並列に使用します。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.2 レイアウト

8.2.1 レイアウトのガイドライン

多ビット ロジック デバイスを使用する場合、入力をフローティングにしないでください。

多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ ゲートのうち 3 つのみを使用したりする場合)。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。以下に規定された規則は、あらゆる状況で遵守する必要があります。デジタル ロジック デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジックレベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、より適切であるかより利便性の高い方に接続されます。本部品がトランシーバでない限り、一般的に、出力をフローティングにすることが許容されます。トランシーバに出力イネーブル ピンがある場合、アサートされると本部品の出力セクションがディセーブルになります。これによって IO の入力セクションはディセーブルされないため、ディセーブル時にもフローティングにできません。

8.2.2 レイアウト例




図 8-1. SNx4ACT573 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

| Changes from Revision F (November 2023) to Revision G (March 2024) | Page |
|--|------|
| • R0JA の値を更新: DW = 58~101.2, PW = 83~126.2、値はすべて°C/W 単位..... | 5 |
| • 「アプリケーションと実装」セクションを追加 | 10 |

| Changes from Revision E (August 2023) to Revision F (November 2023) | Page |
|---|------|
| • RKS パッケージ情報を追加 | 1 |
| • 定格を含めるよう「製品情報」表を更新..... | 1 |

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

| Orderable Device | Status (1) | Package Type | Package Drawing | Pins | Package Qty | Eco Plan (2) | Lead finish/ Ball material (6) | MSL Peak Temp (3) | Op Temp (°C) | Device Marking (4/5) | Samples |
|------------------|---------------|--------------|-----------------|------|-------------|------------------|--------------------------------------|----------------------|--------------|-------------------------------------|-------------------------|
| 5962-87664012A | ACTIVE | LCCC | FK | 20 | 55 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-87664012A SNJ54ACT 573FK | Samples |
| 5962-8766401RA | ACTIVE | CDIP | J | 20 | 20 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-8766401RA SNJ54ACT573J | Samples |
| 5962-8766401SA | ACTIVE | CFP | W | 20 | 25 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-8766401SA SNJ54ACT573W | Samples |
| SN74ACT573DBR | ACTIVE | SSOP | DB | 20 | 2000 | RoHS & Green | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | AD573 | Samples |
| SN74ACT573DW | OBSOLETE | SOIC | DW | 20 | | TBD | Call TI | Call TI | -40 to 85 | ACT573 | |
| SN74ACT573DWR | ACTIVE | SOIC | DW | 20 | 2000 | RoHS & Green | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | ACT573 | Samples |
| SN74ACT573N | ACTIVE | PDIP | N | 20 | 20 | RoHS & Green | NIPDAU | N / A for Pkg Type | -40 to 85 | SN74ACT573N | Samples |
| SN74ACT573NSR | ACTIVE | SOP | NS | 20 | 2000 | RoHS & Green | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | ACT573 | Samples |
| SN74ACT573PW | OBSOLETE | TSSOP | PW | 20 | | TBD | Call TI | Call TI | -40 to 85 | AD573 | |
| SN74ACT573PWR | ACTIVE | TSSOP | PW | 20 | 2000 | RoHS & Green | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | AD573 | Samples |
| SN74ACT573RKSR | ACTIVE | VQFN | RKS | 20 | 3000 | RoHS & Green | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | ACT573 | Samples |
| SNJ54ACT573FK | ACTIVE | LCCC | FK | 20 | 55 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-87664012A SNJ54ACT 573FK | Samples |
| SNJ54ACT573J | ACTIVE | CDIP | J | 20 | 20 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-8766401RA SNJ54ACT573J | Samples |
| SNJ54ACT573W | ACTIVE | CFP | W | 20 | 25 | Non-RoHS & Green | SNPB | N / A for Pkg Type | -55 to 125 | 5962-8766401SA SNJ54ACT573W | Samples |

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

⁽²⁾ **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54ACT573, SN74ACT573 :

- Catalog : [SN74ACT573](#)

- Automotive : [SN74ACT573-Q1](#), [SN74ACT573-Q1](#)

- Military : [SN54ACT573](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|----------------|--------------|-----------------|------|------|--------------------|--------------------|---------|---------|---------|---------|--------|---------------|
| SN74ACT573DBR | SSOP | DB | 20 | 2000 | 330.0 | 16.4 | 8.2 | 7.5 | 2.5 | 12.0 | 16.0 | Q1 |
| SN74ACT573DWR | SOIC | DW | 20 | 2000 | 330.0 | 24.4 | 10.9 | 13.3 | 2.7 | 12.0 | 24.0 | Q1 |
| SN74ACT573DWR | SOIC | DW | 20 | 2000 | 330.0 | 24.4 | 10.8 | 13.3 | 2.7 | 12.0 | 24.0 | Q1 |
| SN74ACT573NSR | SOP | NS | 20 | 2000 | 330.0 | 24.4 | 8.4 | 13.0 | 2.5 | 12.0 | 24.0 | Q1 |
| SN74ACT573PWR | TSSOP | PW | 20 | 2000 | 330.0 | 16.4 | 6.95 | 7.1 | 1.6 | 8.0 | 16.0 | Q1 |
| SN74ACT573PWR | TSSOP | PW | 20 | 2000 | 330.0 | 16.4 | 6.95 | 7.0 | 1.4 | 8.0 | 16.0 | Q1 |
| SN74ACT573RKSR | VQFN | RKS | 20 | 3000 | 180.0 | 12.4 | 2.8 | 4.8 | 1.2 | 4.0 | 12.0 | Q1 |

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|----------------|--------------|-----------------|------|------|-------------|------------|-------------|
| SN74ACT573DBR | SSOP | DB | 20 | 2000 | 356.0 | 356.0 | 35.0 |
| SN74ACT573DWR | SOIC | DW | 20 | 2000 | 356.0 | 356.0 | 45.0 |
| SN74ACT573DWR | SOIC | DW | 20 | 2000 | 367.0 | 367.0 | 45.0 |
| SN74ACT573NSR | SOP | NS | 20 | 2000 | 367.0 | 367.0 | 45.0 |
| SN74ACT573PWR | TSSOP | PW | 20 | 2000 | 356.0 | 356.0 | 35.0 |
| SN74ACT573PWR | TSSOP | PW | 20 | 2000 | 353.0 | 353.0 | 32.0 |
| SN74ACT573RKSR | VQFN | RKS | 20 | 3000 | 210.0 | 185.0 | 35.0 |

TUBE


*All dimensions are nominal

| Device | Package Name | Package Type | Pins | SPQ | L (mm) | W (mm) | T (μm) | B (mm) |
|----------------|--------------|--------------|------|-----|--------|--------|--------|--------|
| 5962-87664012A | FK | LCCC | 20 | 55 | 506.98 | 12.06 | 2030 | NA |
| 5962-8766401SA | W | CFP | 20 | 25 | 506.98 | 26.16 | 6220 | NA |
| SN74ACT573N | N | PDIP | 20 | 20 | 506 | 13.97 | 11230 | 4.32 |
| SNJ54ACT573FK | FK | LCCC | 20 | 55 | 506.98 | 12.06 | 2030 | NA |
| SNJ54ACT573W | W | CFP | 20 | 25 | 506.98 | 26.16 | 6220 | NA |

DB0020A



PACKAGE OUTLINE

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



4214851/B 08/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-150.

EXAMPLE BOARD LAYOUT

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4214851/B 08/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214851/B 08/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RKS 20

VQFN - 1 mm max height


2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226872/A



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
 83% PRINTED SOLDER COVERAGE BY AREA
 SCALE:25X

4222490/B 02/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

J (R-GDIP-T**)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



| DIM \ PINS ** | 14 | 16 | 18 | 20 |
|---------------|------------------------|------------------------|------------------------|------------------------|
| A | 0.300 (7,62) BSC | 0.300 (7,62) BSC | 0.300 (7,62) BSC | 0.300 (7,62) BSC |
| B MAX | 0.785 (19,94) | .840 (21,34) | 0.960 (24,38) | 1.060 (26,92) |
| B MIN | — | — | — | — |
| C MAX | 0.300 (7,62) | 0.300 (7,62) | 0.310 (7,87) | 0.300 (7,62) |
| C MIN | 0.245 (6,22) | 0.245 (6,22) | 0.220 (5,59) | 0.245 (6,22) |



4040083/F 03/03

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package is hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
 - E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\

N (R-PDIP-T**)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 - D. The 20 pin end lead shoulder width is a vendor option, either half or full width.

DW0020A



PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT

DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

W (R-GDFP-F20)

CERAMIC DUAL FLATPACK



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package can be hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only.
 - E. Falls within Mil-Std 1835 GDFP2-F20

PW0020A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220206/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220206/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated