

JAJSUI5 - JUNE 2024

# SN74LVC3G57 トリプル コンフィギュラブル マルチファンクション ゲート、 シュミット トリガ入力搭載

# 1 特長

- 1.1V~3.6V の動作範囲
- 5.5V 耐圧入力ピン
- 標準ピン配置をサポート
- JESD 17 準拠で 250mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
  - 2000V、人体モデル (A114-A)
  - 1000V、デバイス帯電モデル (C101)

# 2 アプリケーション

- パワー グッド信号の結合
- デジタル信号のイネーブル


### 3 概要

SN74LVC3G57 デバイスは、シュミットトリガ入力を搭載し た構成可能な複数の機能を備えています。出力の状態 は、3ビット入力の8つのパターンによって決定されます。 ユーザーはロジック機能として、AND、OR、NAND、 NOR、XNOR、インバータ、バッファを選択できます。

# パッケージ情報

部品番号 パッケージ (1)		パッケージ サイズ <sup>(2)</sup>	本体サイズ (公称) <sup>(3)</sup>
SN74LVC3G57	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm
311742103037	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm

- (1) 詳細については、セクション 11 を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ ンも含まれます
- 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



機能図




# 目次

1 特長	1
2 アプリケーション	
3 概要	
4 ピン構成および機能	
5 仕様	4
5.1 絶対最大定格	
5.2 ESD 定格	
5.3 推奨動作条件	
5.4 熱に関する情報	
5.5 電気的特性	5
5.6 スイッチング特性	
5.7 ノイズ特性	6
5.8 代表的特性	
6 パラメータ測定情報	
7 詳細説明	11
7.1 概要	
7.2 機能ブロック図	

	7.3 機能説明	11
	7.4 デバイスの機能モード	.12
8	アプリケーションと実装	.14
	8.1 アプリケーション情報	14
	8.2 代表的なアプリケーション	.14
	8.3 電源に関する推奨事項	.16
	8.4 レイアウト	. 16
9	デバイスおよびドキュメントのサポート	17
	9.1ドキュメントのサポート	.17
	9.2ドキュメントの更新通知を受け取る方法	. 17
	9.3 サポート・リソース	
	9.4 商標	17
	9.5 静電気放電に関する注意事項	. 17
	9.6 用語集	. 17
1	0 改訂履歴	
	1 メカニカル、パッケージ、および注文情報	

# 4 ピン構成および機能






図 4-1. SN74LVC3G57 PW パッケージ、14 ピン TSSOP (上面図)

図 4-2. SN74LVC3G57 BQA パッケージ、14 ピン WQFN (上面図)

表 4-1. ピンの機能

	0、.		女 ヤー・・ こ ノ ジ 放出と		
	<b>:</b> ン	種類 (1)	説明		
名称 番号		1275	lvu 91		
A1	1	I	チャネル 1、入力 A		
B1	2	1	チャネル 1、入力 B		
A2	3	1	チャネル <b>2</b> 、入力 <b>A</b>		
B2	4	1	チャネル 2、入力 B		
A3	5	I	チャネル <b>3</b> 、入力 <b>A</b>		
В3	6	I	チャネル 3、入力 B		
GND	7	G	グランド		
Y3	8	0	チャネル <b>3</b> 、出力 <b>Y</b>		
C3	9	1	チャネル 3、入力 C		
Y2	10	0	チャネル <b>2</b> 、出力 <b>Y</b>		
C2	11	I	チャネル 2、入力 C		
Y1	12	0	チャネル 1、出力 Y		
C1	13	I	チャネル 1、入力 C		
V <sub>CC</sub>	14	Р	正電源		
		_	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください		

- (1) I =入力、O =出力、I/O =入力または出力、G =グランド、P =電源。
- (2) BQA パッケージのみ。



# 5 仕様

# 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

			最小値	最大值	単位
V <sub>CC</sub>	電源電圧範囲		-0.5	6.5	V
VI	入力電圧範囲(2)		-0.5	6.5	V
Vo	出力電圧範囲 <sup>(2)</sup>		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	V <sub>I</sub> < 0V		-50	mA
I <sub>OK</sub>	出力クランプ電流	V <sub>O</sub> < 0V		-50	mA
Io	連続出力電流			±50	mA
Io	V <sub>CC</sub> または GND を通過する連続出力電流			±100	mA
TJ	接合部温度		-65	150	°C
T <sub>stg</sub>	保存温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

# 5.2 ESD 定格

			値	単位
V	牧 香 北 春	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
V <sub>(ESD)</sub>	静電放電	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	±1000	V

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

#### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	概要	条件	最小値	最大値	単位
V <sub>CC</sub>	電源電圧		1.1	3.6	V
V <sub>I</sub>	入力電圧			5.5	V
Vo	出力電圧	(High または Low 状態)		V <sub>CC</sub>	V
		V <sub>CC</sub> = 1.8 V		-4	
	High レベル出力電流	V <sub>CC</sub> = 2.3 V		-8	mA
I <sub>OH</sub>		V <sub>CC</sub> = 2.7 V		-12	IIIA
		V <sub>CC</sub> = 3 V		-24	
		V <sub>CC</sub> = 1.8 V		4	
	Low レベル出力電流	V <sub>CC</sub> = 2.3 V		8	mA
I <sub>OL</sub>	LOW レッヘル山刀电机	V <sub>CC</sub> = 2.7 V		12	IIIA
		V <sub>CC</sub> = 3 V		24	
Δt/Δν	入力遷移の立ち上がりまたはこ	入力遷移の立ち上がりまたは立ち下がりレート 10		ns/V	
T <sub>A</sub>	自由空気での動作温度		-40	125	°C

Copyright © 2024 Texas Instruments Incorporated

English Data Sheet: SCLSA13



# 5.4 熱に関する情報

		パッケージ	オプション	
	熱評価基準(1)	PW (TSSOP)	BQA (WQFN)	単位
		14 ピン	14 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	150.8	102.3	°C/W
R <sub>0JC(top)</sub>	接合部からケース (上面) への熱抵抗	78.3	96.8	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	93.8	70.9	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	24.7	16.6	°C/W
$Y_{JB}$	接合部から基板への特性パラメータ	93.2	70.9	°C/W
R <sub>0</sub> JC(bot)	接合部からケース (底面) への熱抵抗	-	50.1	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

# 5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

.0 > 3-	A/4	W	-40℃	~125℃	774 FF
パラメータ	テスト条件	V <sub>cc</sub>	最小値	標準値 最大値	単位
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.1V	0.5	0.8	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.5V	0.7	1.11	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.65V	0.4	1.3	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.95V	0.6	1.5	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.3V	0.8	1.7	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.5V	0.8	1.7	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.7V	0.8	2	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	3V	0.9	2	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	3.6V	1.1	2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.1V	0.2	0.6	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.5V	0.34	0.75	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.65V	0.2	0.9	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.95V	0.3	1	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.3V	0.4	1.2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.5V	0.4	1.2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.7V	0.4	1.4	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	3V	0.6	1.5	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	3.6V	0.8	1.7	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.1V	0.07	0.53	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.5V	0.18	0.60	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.65V	0.1	1.2	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.95V	0.2	1.3	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.3V	0.3	1.3	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.5V	0.3	1.3	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.7V	0.3	1.1	V
$\Delta V_{T}$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	3V	0.3	1.2	V
$\Delta V_T$	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	3.6V	0.3	1.2	V
V <sub>OH</sub>	I <sub>OH</sub> = -100μA	1.1V~3.6V	V <sub>CC</sub> - 0.2		V
V <sub>OH</sub>	I <sub>OH</sub> = -4mA	1.65 V	1.2		V



# 5.5 電気的特性 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

0== } >+		V	-40℃	~125℃		774 FF
パラメータ	テスト条件	V <sub>CC</sub>	最小値	標準値	0.15 0.45 0.7 0.4 0.55 ±5 ±10 40	単位
V <sub>OH</sub>	I <sub>OH</sub> = -8mA	2.3 V	1.75			V
V <sub>OH</sub>	I = 12mA	2.7 V	2.2			V
V <sub>OH</sub>	I <sub>OH</sub> = -12mA	3 V	2.4			V
V <sub>OH</sub>	I <sub>OH</sub> = -24mA	3 V	2.2			V
V <sub>OL</sub>	I <sub>OL</sub> = 100μA	1.1V~3.6V			0.15	V
V <sub>OL</sub>	I <sub>OL</sub> = 4mA	1.65 V			0.45	V
V <sub>OL</sub>	I <sub>OL</sub> = 8mA	2.3 V			0.7	V
V <sub>OL</sub>	I <sub>OL</sub> = 12mA	2.7 V			0.4	V
V <sub>OL</sub>	I <sub>OL</sub> = 24mA	3 V			0.55	V
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	3.6V			±5	μA
I <sub>off</sub>	V <sub>I</sub> または V <sub>O</sub> = V <sub>CC</sub>	0 V			±10	μA
I <sub>CC</sub>	$V_I = V_{CC}$ または GND、 $I_O = 0$	3.6 V			40	μA
ΔI <sub>CC</sub>	1 つの入力は V <sub>CC</sub> - 0.6V、その他の入力 は V <sub>CC</sub> または GND	2.7V~3.6V			500	μΑ
Cı	V <sub>I</sub> = V <sub>CC</sub> または GND	3.3V		4.9		pF
Co	V <sub>O</sub> = V <sub>CC</sub> または GND	3.3V		6.3		pF
C <sub>PD</sub>	f = 10MHz	1.8V		31		pF
C <sub>PD</sub>	f = 10MHz	2.5V		31		pF
C <sub>PD</sub>	f = 10MHz	3.3V		32		pF

# 5.6 スイッチング特性

自由空気での動作温度範囲内、TA = 25℃で測定した代表値 (特に記述のない限り)。「パラメータ測定情報」参照

パラメータ	始点 (入力)	終点 (出力)	負荷容量	負荷容量 V <sub>cc</sub>	-40℃~125℃		単位
/\/ <i>/</i> //	XD. (ノヘノノ)		貝側谷里	▼CC	最小値 標準値	最大値	<del>4</del> 11/4
t <sub>pd</sub>	A、B、または C	Y	C <sub>L</sub> = 15pF	1.2V ± 0.1V	12	44	ns
t <sub>pd</sub>	A、B、または C	Υ	C <sub>L</sub> = 15pF	1.5V ± 0.12V	9	15	ns
t <sub>pd</sub>	A、B、または C	Y	C <sub>L</sub> = 30pF	1.8V ± 0.15V		10.2	ns
t <sub>pd</sub>	A、B、または C	Υ	C <sub>L</sub> = 30pF	2.5V ± 0.2V		6.9	ns
t <sub>pd</sub>	A、B、または C	Υ	C <sub>L</sub> = 50pF	2.7 V		6.4	ns
t <sub>pd</sub>	A、B、または C	Y	C <sub>L</sub> = 50pF	3.3V ± 0.3V		5.6	ns
t <sub>sk(o)</sub>				3.3V ± 0.3V		1.5	ns


# 5.7 ノイズ特性

VCC = 3.3V, CL = 50pF, TA = 25°C

パラメータ	説明	最小値	標準値	最大値	単位
V <sub>OL(P)</sub>	低ノイズ出力、最大動的電圧 VoL			0.8	V
V <sub>OL(V)</sub>	低ノイズ出力、最小動的電圧 VoL	-0.8	-0.3		V
V <sub>OH(V)</sub>	低ノイズ出力、最小動的電圧 V <sub>OH</sub>	2.2	3.3		V
V <sub>IH(D)</sub>	High レベル動的入力電圧	2.0			V
$V_{IL(D)}$	Lowレベル動的入力電圧			0.8	V


# 5.8 代表的特性

T<sub>A</sub> = 25℃ (特に記述のない限り)




# 5.8 代表的特性 (続き)

T<sub>A</sub> = 25℃ (特に記述のない限り)



# 5.8 代表的特性 (続き)

T<sub>A</sub> = 25℃ (特に記述のない限り)



English Data Sheet: SCLSA13




# 6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。 すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。 PRR  $\leq$  1MHz、 $Z_O$  = 50 $\Omega$ 、 $t_t$   $\leq$  2.5ns。


出力は個別に測定され、測定するたびに入力が1回遷移します。

V <sub>CC</sub>	V <sub>t</sub>	R <sub>L</sub>	CL	ΔV
1.2V ± 0.1V	V <sub>CC</sub> /2	2kΩ	15pF	0.1V
1.5V ± 0.12V	V <sub>CC</sub> /2	2kΩ	15pF	0.1V
1.8V ± 0.15V	V <sub>CC</sub> /2	1kΩ	30pF	0.15V
2.5V ± 0.2V	V <sub>CC</sub> /2	500Ω	30pF	0.15V
2.7V	1.5V	500Ω	50pF	0.3V
3.3V ± 0.3V	1.5V	500Ω	50pF	0.3V




(1) CL にはプローブとテスト装置の容量が含まれます。

図 6-1. プッシュプル出力のための負荷回路



(1) t<sub>PLH</sub>とt<sub>PHL</sub>の大きい方がt<sub>pd</sub>に相当します。

図 6-2. 電圧波形、伝搬遅延



(1)  $t_r$ と $t_f$ の大きい方が $t_t$ に相当します。


図 6-3. 電圧波形、入力および出力の遷移時間

# 7 詳細説明

#### 7.1 概要

SN74LVC3G57 デバイスは、シュミットトリガ入力を搭載した構成可能な複数の機能を備えています。出力の状態は、3 ビット入力の 8 つのパターンによって決定されます。ユーザーはロジック機能として、AND、OR、NAND、NOR、XNOR、インバータ、バッファを選択できます。

### 7.2 機能ブロック図



### 7.3 機能説明

### 7.3.1 CMOS シュミット トリガ入力

このデバイスには、シュミットトリガ アーキテクチャによる入力が搭載されています。これらの入力は高インピーダンスであり、「電気的特性」表に示されている入力静電容量と並列に配置された、入力からグランドまでの抵抗として、通常はモデル化されます。ワーストケースの抵抗は、「絶対最大定格」表に示されている最大入力電圧と、「電気的特性」表に示されている最大入力リーク電流からオームの法則 (R = V÷I) を使用して計算します。

シュミットトリガ入力アーキテクチャのヒステリシスは、「電気的特性」表の  $\Delta V_T$  で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速の遷移信号と共に駆動すると、デバイスの動的な電流消費が増加します。シュミットトリガ入力の詳細については、『シュミットトリガについて』を参照してください。

#### 7.3.2 平衡化された CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスの駆動能力により、軽負荷に高速エッジが生成されるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

このデバイスは、データシートのすべての仕様を満たしながら、高インピーダンス CMOS 入力に接続されている、「スイッチング特性-74」に示す最大負荷以下の合計容量の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、示されている負荷の値を超えることは推奨しません。より大きな容量性負荷が必要な場合は、「絶対最大定格」に記載されている値に出力電流を制限するため、出力とコンデンサの間に直列抵抗を追加することを推奨します。

#### 7.3.3 クランプ ダイオード構造

図 7-1 は、このデバイスの入力と出力には負のクランプ ダイオードのみがあることを示しています。

#### 注意

絶対最大定格の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と 出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。

Product Folder Links: SN74LVC3G57

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

11




図 7-1. 各入力と出力に対するクランプ ダイオードの電気的配置


# 7.4 デバイスの機能モード


機能表 に SN74LVC3G57 の機能モードを示し、構成例 に、可能なロジック構成画像の一部を示します。


表 7-1. 機能表


	入力								
Α	В	С	Y						
L	L	L	Н						
L	L	Н	L						
L	Н	L	Н						
L	Н	Н	L						
Н	L	L	L						
Н	L	Н	L						
Н	Н	L	Н						
Н	Н	Н	Н						

















図 7-2. 構成例

13



# 8アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

SN74LVC3G57 デバイスは、多くの設計アプリケーションに柔軟な構成が可能です。この例では、AND ゲート構成を使用する基本的な電源シーケンスについて説明します。電源シーケンスは、プロセッサまたは他の繊細なデバイスを必要とし、特定の電圧タイミング要件を持つアプリケーションで、デバイスを誤動作から保護するために使用されることがよくあります。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

# 8.2.1 設計要件

#### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SN74LVC3G57のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I<sub>CC</sub>)の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジックデバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V<sub>CC</sub> 総電流の最大値を超えないようにしてください。

グランドは、SN74LVC3G57 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I<sub>CC</sub>) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74LVC3G57 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SN74LVC3G57 は、「電気的特性」表に定義されている出力電圧 ( $V_{OH}$  および  $V_{OL}$ ) および電流で、 $R_L \ge V_O$  /  $I_O$  で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』アプリケーション ノートに記載された情報を使って計算できます。

温度の上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション ノートに記載された情報を使って計算できます。

Copyright © 2024 Texas Instruments Incorporated

「絶対最大定格」に記載された最大接合部温度 (T<sub>J(max)</sub>) は、本デバイスの損傷を防止するための追加の制 限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値 は、デバイスへの損傷を防ぐために規定されています。

#### 8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{t ext{-(min)}}$ を超えるとロジック Low と見なされ、 $V_{t ext{-(max)}}$ を超えるとロジック High と見なされます。 「絶対最大定 格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、Vcc またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入 力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と 接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダ ウン抵抗を使用します。コントローラの駆動電流、SN74LVC3G57 へのリーク電流 (「電気的特性」で規定)、および必要な 入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10kΩ の抵抗値がしばしば使用されます。

SN74LVC3G57 にはシュミットトリガ入力があるため、入力信号遷移レートの要件はありません。

シュミットトリガ入力を採用するもう1つの利点は、ノイズを除去できることです。 振幅の大きなノイズの場合でも、問題が発 生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の ΔV<sub>T(min)</sub> を参照してく ださい。このヒステリシス値により、ピークツーピーク制限が得られます。

標準的な CMOS 入力の場合とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値 に保持できます。 Vcc でもグランドでもない値に入力を保持した場合に発生する追加の電流 (代表値) を「代表的特性」 のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

#### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の VoH 仕様で規定 されたように出力電圧が低下します。 グランド電圧を使用して、出力 Low 電圧を生成します。 出力に電流をシンクすると、 「電気的特性」のVol 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これ は、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の2つのチャネルを並列に接続することにより、出力駆動の強度を高めることができ

未使用の出力はフローティングのままにできます。出力を $V_{CC}$ またはグランドに直接接続しないようにしてください。 本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

### 8.2.2 詳細な設計手順

- 1.  $V_{CC}$  と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$ ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示しま す。
- 2. 出力の容量性負荷は、必ず 70pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最 適化されます。これは、SN74LVC3G57から受信デバイスへのトレースを短い適切なサイズにすることで実現できま
- 3. 「絶対最大定格」の最大出力電流に違反しないように、出力の抵抗性負荷が  $(V_{CC} / I_O(max)) \Omega$  より確実に大きくな るようにしてください。 ほとんどの CMOS 入力には抵抗性負荷 (測定単位は MΩ) があります。 これは、前述の計算さ れた最小値よりもはるかに大きな値になります。
- 4. 熱の問題がロジックゲートで懸念されることはほとんどありませんが、消費電力と熱の上昇はアプリケーションレポート 『CMOS の消費電力と Cpd の計算』の手順を使用して計算できます。

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

15



### 8.2.3 アプリケーション曲線




図 8-2. 代表的なアプリケーションのタイミング図

### 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各 $V_{CC}$ 端子にバイパスコンデンサを配置する必要があります。このデバイスには $0.1\mu$ Fのコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu$ Fと $1\mu$ Fのコンデンサは並列に使用されます。図8-3に示すように、バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

### 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル ロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジック レベルは、デバイスの機能によって異なります。一般に入力は、GND または  $V_{CC}$  のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

# 8.4.2 レイアウト例




図 8-3. SN74LVC3G57 のレイアウト例

Copyright © 2024 Texas Instruments Incorporated

# 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と Cpd の計算』アプリケーション ノート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーションノート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション ノート
- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション ノート

# 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

#### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

#### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

#### 9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

### 10 改訂履歴

日付	改訂	注
2024年6月	*	初版

# 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

17

# 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated www.ti.com 14-Jun-2024

#### PACKAGING INFORMATION

Orderable Device	Status	Package Type	Package Drawing	Pins	Package Qty	Eco Plan	Lead finish/ Ball material	MSL Peak Temp	Op Temp (°C)	Device Marking (4/5)	Samples
SN74LVC3G57BQAR	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC3G57	Samples
SN74LVC3G57PWR	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	(LVC3G57, LVC3G57A )	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

- (3) MSL, Peak Temp. The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



# **PACKAGE OPTION ADDENDUM**

www.ti.com 14-Jun-2024

# **PACKAGE MATERIALS INFORMATION**

www.ti.com 15-Jun-2024

# TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



#### \*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC3G57BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74LVC3G57PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LVC3G57PWR	TSSOP	PW	14	3000	330.0	12.4	6.85	5.45	1.6	8.0	12.0	Q1



www.ti.com 15-Jun-2024



# \*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC3G57BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
SN74LVC3G57PWR	TSSOP	PW	14	3000	353.0	353.0	32.0
SN74LVC3G57PWR	TSSOP	PW	14	3000	366.0	364.0	50.0

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



INSTRUMENTS www.ti.com

PLASTIC QUAD FLAT PACK-NO LEAD



### NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- 2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



PLASTIC QUAD FLAT PACK-NO LEAD



NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



PLASTIC QUAD FLAT PACK-NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



SMALL OUTLINE PACKAGE



#### NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.

  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE PACKAGE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



# 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあら ゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated