

## SN75172 クワッド差動ラインドライバ

### 1 特長


- ANSI 標準 EIA/TIA-422-B と ITU 勧告 V.11 の要件を満たす、または上回る性能
- ノイズの多い環境の、長いバス ラインでのマルチポイントの伝送用に設計
- 3 ステート出力
- 同相出力電圧範囲: -7V~12V
- アクティブ HIGH およびアクティブ LOW のイネーブル
- サーマル シャットダウン保護機能
- 正と負の電流制限
- 5V 単一電源で動作
- AM26LS31 と論理的に互換

### 2 アプリケーション

- 化学およびガス センサ
- フィールドトランスマッタ: 温度センサおよび圧力センサ
- モーター駆動: ブラシレス DC およびブラシ付き DC
- Modbus 使用の温度センサ およびコントローラ

### 3 概要

SN75172 は、3 ステート出力のモノリシック クワッド差動ラインドライバです。ANSI 標準 EIA/TIA-422-B、RS-485、



A. ここに示すピン番号は、N パッケージのものです。

論理記号<sup>1</sup>

ITU 勧告 V.11 の要件を満たすよう設計されています。このデバイスは、最高 4 Mbps の速度で、平衡マルチポイントバス伝送を行うよう最適化されています。各ドライバには、広い正および負の同相出力電圧範囲があり、ノイズの多い環境でのパーティライン アプリケーションに適しています。

SN75172 には、正および負の電流制限とサーマル シャットダウンがあり、伝送バスラインのライン フォルト状況から保護します。シャットダウンは、接合部温度が約 150°C のときに発生します。このデバイスは、SN75173 または SN75175 クワッド差動ラインレシーバと組み合わせて使用すると、最高の性能を発揮します。


SN75172 は、0°C~70°Cで動作特性が規定されています。

### パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>
SN75172	N (PDIP, 16)	19.3mm × 9.4mm
	DW (SOIC, 20)	12.8mm × 10.3mm

(1) 詳細については、セクション 11 を参照してください。

(2) パッケージ サイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。



論理図(正論理)

<sup>1</sup> この記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

## Table of Contents

1 特長.....	1	7 Detailed Description.....	10
2 アプリケーション.....	1	7.1 Device Functional Modes.....	10
3 概要.....	1	8 Application and Implementation.....	11
4 Pin Configuration and Functions.....	3	8.1 Application Information.....	11
5 Specifications.....	4	9 Device and Documentation Support.....	12
5.1 Absolute Maximum Ratings.....	4	9.1 ドキュメントの更新通知を受け取る方法.....	12
5.2 Dissipation Ratings.....	4	9.2 サポート・リソース.....	12
5.3 Recommended Operating Conditions.....	4	9.3 Trademarks.....	12
5.4 Thermal Information.....	5	9.4 静電気放電に関する注意事項.....	12
5.5 Electrical Characteristics.....	5	9.5 用語集.....	12
5.6 Switching Characteristics.....	6	10 Revision History.....	12
5.7 Typical Characteristics.....	7	11 Mechanical, Packaging, and Orderable Information.....	12
6 Parameter Measurement Information.....	8		

## 4 Pin Configuration and Functions





図 4-1. N Package (Top View)



NC – No internal connection

図 4-2. DW Package (Top View)

## 5 Specifications

### 5.1 Absolute Maximum Ratings

over operating free-air temperature (unless otherwise noted)<sup>(1)</sup>

		MIN	MAX	UNIT
V <sub>CC</sub>	Supply voltage, see <sup>(2)</sup>	-0.3	7	V
V <sub>BUS</sub>	Voltage range at any bus terminal	-10	15	V
V <sub>I</sub>	Input voltage	-0.3	5.5	V
P <sub>D</sub>	Continuous total dissipation	See Dissipation Rating Table		
T <sub>A</sub>	Operating free-air temperature range	0	70	°C
T <sub>stg</sub>	Storage temperature range	-65	150	°C
T <sub>LEAD</sub>	Lead temperature 1.6 mm (1/16 inch) from case for 10		260	°C

- (1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) All voltage values are with respect to the network ground terminal.

### 5.2 Dissipation Ratings

PACKAGE	T <sub>A</sub> ≤ 25°C POWER RATING	DERATING FACTOR ABOVE T <sub>A</sub> = 25°C	T <sub>A</sub> = 70°C POWER RATING
DW	1125mW	9mW/°C	720mW
N	1150mW	9.2mW/°C	736mW

### 5.3 Recommended Operating Conditions

	MIN	NOM	MAX	UNIT
Supply voltage, V <sub>CC</sub>	4.75	5	5.25	V
High-level input voltage, V <sub>IH</sub>	2			V
Low-level input voltage, V <sub>IL</sub>			0.8	V
Common-mode output voltage, V <sub>OC</sub>	-7		12	V
High-level output current, I <sub>OH</sub>			-60	mA
Low-level output current, I <sub>OL</sub>			60	mA
Operating free-air temperature, T <sub>A</sub>	0		70	°C

## 5.4 Thermal Information

	THERMAL METRIC <sup>(1)</sup>	N (PDIP)		DW	UNIT
		16 PINS	20 PINS		
R <sub>θJA</sub>	Junction-to-ambient thermal resistance	60.6	66.8	°C/W	
R <sub>θJC(top)</sub>	Junction-to-case (top) thermal resistance	48.1	34.4	°C/W	
R <sub>θJB</sub>	Junction-to-board thermal resistance	40.6	39.7	°C/W	
Ψ <sub>JT</sub>	Junction-to-top characterization parameter	27.5	8.9	°C/W	
Ψ <sub>JB</sub>	Junction-to-board characterization parameter	40.3	39	°C/W	
R <sub>θJC(bot)</sub>	Junction-to-case (bottom) thermal resistance	n/a	n/a	°C/W	

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics application report](#).

## 5.5 Electrical Characteristics

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

PARAMETER	TEST CONDITIONS			MIN	TYP <sup>(1)</sup>	MAX	UNIT
V <sub>IK</sub>	Input clamp voltage	I <sub>I</sub> = ±18mA				±1.5	V
V <sub>O</sub>	Output voltage	I <sub>O</sub> = 0		0		6	V
V <sub>OH</sub>	High-level output voltage	V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V,	I <sub>OH</sub> = ±33mA		3.7		V
V <sub>OL</sub>	Low-level output voltage	V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V,	I <sub>OH</sub> = 33mA		1.1		V
V <sub>OD1</sub>	Differential output voltage	I <sub>O</sub> = 0		1.5		6	V
V <sub>OD2</sub>	Differential output voltage	R <sub>L</sub> = 100Ω, See <a href="#">図 6-1</a>		1/2 V <sub>OD1</sub> or 2 <sup>(2)</sup>			V
		R <sub>L</sub> = 54Ω, See <a href="#">図 6-1</a>		1.5	1.5	5	V
V <sub>OD3</sub>	Differential output voltage	See <sup>(5)</sup>		1.5		5	V
Δ V <sub>OD</sub>	Change in magnitude of differential output voltage <sup>(3)</sup>					±0.2	V
V <sub>OC</sub>	Common-mode output voltage <sup>(4)</sup>	R <sub>L</sub> = 54Ω or 100Ω	See <a href="#">図 6-1</a>	-1		3	V
Δ V <sub>OC</sub>	Change in magnitude of common-mode output voltage <sup>(3)</sup>					±0.2	V
I <sub>O</sub>	Output current with power off	V <sub>CC</sub> = 0	V <sub>O</sub> = ±7V to 12V			±100	µA
I <sub>OZ</sub>	High-impedance-state output current	V <sub>O</sub> = ±7V to 12V				±100	µA
I <sub>IH</sub>	High-level input current	V <sub>I</sub> = 1.7V				20	µA
I <sub>IL</sub>	Low-level input current	V <sub>I</sub> = 0.5V				±360	µA
I <sub>OS</sub>	Short-circuit output current	V <sub>O</sub> = ±7V				±180	mA
		V <sub>O</sub> = V <sub>CC</sub>				180	
		V <sub>O</sub> = 12V				500	
I <sub>CC</sub>	Supply current (all drivers)	No load	Outputs enabled		38	60	mA
			Outputs disabled		18	40	

- (1) All typical values are at V<sub>CC</sub> = 5V and T<sub>A</sub> = 25°C.  
(2) The minimum V<sub>OD2</sub> with a 100Ω load is either 1/2 V<sub>OD1</sub> or 2V, whichever is greater.  
(3) Δ|V<sub>OD</sub>| and Δ|V<sub>OC</sub>| are the changes in magnitude of V<sub>OD</sub> and V<sub>OC</sub>, respectively, that occur when the input is changed from a high level to a low level.  
(4) In ANSI Standard EIA/TIA-422-B, V<sub>OC</sub>, which is the average of the two output voltages with respect to ground, is called output offset voltage, V<sub>OS</sub>.  
(5) See [図 6-3](#) of EIA Standard RS-485.

**表 5-1. Symbol Equivalents**

DATA SHEET PARAMETER	EIA/TIA-422-B	RS-485
$V_O$	$V_{oa}, V_{ob}$	$V_{oa}, V_{ob}$
$ V_{OD1} $	$V_o$	$V_o$
$ V_{OD2} $	$V_t (R_L = 100\Omega)$	$V_t (R_L = 54\Omega)$
$ V_{OD2} $		$V_t$ (Test Termination Measurement <sup>(5)</sup> )
$\Delta V_{OD} $	$  V_t  -  \bar{V}_t  $	$  V_t  -  \bar{V}_t  $
$V_{oc}$	$ V_{os} $	$ V_{os} $
$\Delta V_{oc} $	$ V_{os} - \bar{V}_{os} $	$ V_{os} - \bar{V}_{os} $
$I_{os}$	$  I_{sal}, I_{sbl}  $	
$I_o$	$  I_{xal}, I_{xb}  $	$I_{ia}, I_{ib}$

## 5.6 Switching Characteristics

$V_{CC} = 5$  V,  $T_A = 25^\circ\text{C}$

PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNIT
$t_{d(OD)}$	Differential-output delay time	$R_L = 54\Omega$ ,	See <a href="#">図 6-2</a>		45	65	ns
$t_{t(OD)}$	Differential-output transition time				80	120	ns
$t_{PZH}$	Output enable time to high level	$R_L = 110\Omega$ ,	See <a href="#">図 6-3</a>		80	120	ns
$t_{PZL}$	Output enable time to low level	$R_L = 110\Omega$ ,	See <a href="#">図 6-4</a>		45	80	ns
$t_{PHZ}$	Output disable time from high level	$R_L = 110\Omega$ ,	See <a href="#">図 6-3</a>		78	115	ns
$t_{PLZ}$	Output disable time from low level	$R_L = 110\Omega$ ,	See <a href="#">図 6-4</a>		18	30	ns

## 5.7 Typical Characteristics




図 5-1. High-level Output Voltage vs High-level Output Current




図 5-2. Low-level Output Voltage vs Low-level Output Current




図 5-3. Differential Output Voltage vs Output Current




図 5-4. Output Current vs Output Voltage




図 5-5. Supply Current vs Supply Voltage




図 5-6. Supply Current vs Supply Voltage

## 6 Parameter Measurement Information






图 6-1. Differential and Common-Mode Output Voltages




- A. The input pulse is supplied by a generator having the following characteristics:  $t_r \leq 10\text{ns}$ ,  $t_f \leq 10\text{ns}$ , PRR  $\leq 1\text{MHz}$ , duty cycle = 50%,  $Z_0 = 50\Omega$ .
- B.  $C_L$  includes probe and stray capacitance.

图 6-2. Differential-Output Test Circuit and Voltage Waveforms



- A. The input pulse is supplied by a generator having the following characteristics: PRR  $\leq 1\text{MHz}$ , duty cycle = 50%,  $t_r \leq 10\text{ns}$ ,  $t_f \leq 10\text{ns}$ ,  $Z_0 = 50\Omega$ .
- B.  $C_L$  includes probe and stray capacitance.
- C. To test the active-low enable  $\overline{G}$ , ground G and apply an inverted waveform to  $\overline{G}$ .

图 6-3. Test Circuit and Voltage Waveforms



- A. The input pulse is supplied by a generator having the following characteristics: PRR  $\leq 1\text{MHz}$ , duty cycle = 50%,  $t_r \leq 5\text{ns}$ ,  $t_f \leq 5\text{ns}$ ,  $Z_0 = 50\Omega$ .
- B.  $C_L$  includes probe and stray capacitance.
- C. To test the active-low enable  $\overline{G}$ , ground  $G$  and apply an inverted waveform to  $\overline{G}$ .

図 6-4. Test Circuit and Voltage Waveforms

## 7 Detailed Description

### 7.1 Device Functional Modes

**Function Table (Each Driver)**

INPUT A <sup>(1)</sup>	ENABLES		OUTPUTS	
	G	$\overline{G}$	Y	Z
H	H	X	H	L
L	H	X	L	H
H	X	L	H	L
L	X	L	L	H
X	L	H	Z	Z


(1) H = high level, L = low level, X = irrelevant, Z = high impedance (off)

## 8 Application and Implementation

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 Application Information



- A. The line length should be terminated at both ends in its characteristic impedance ( $R_T = Z_0$ ). Stub lengths off the main line should be kept as short as possible.

## 9 Device and Documentation Support

TI offers an extensive line of development tools. Tools and software to evaluate the performance of the device, generate code, and develop solutions are listed below.

### 9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.3 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

<b>Changes from Revision B (May 1995) to Revision C (April 2024)</b>	<b>Page</b>
• ドキュメント全体にわたって表、図、相互参照の採番方法を変更.....	1
• Added the <i>Thermal Information</i> table.....	5
• Changed Note A in 図 6-2 and 図 6-3 .....	8

## 11 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](#) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN75172DW	OBsolete	SOIC	DW	20		TBD	Call TI	Call TI	0 to 70	SN75172	
SN75172DWR	ACTIVE	SOIC	DW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	SN75172	Samples
SN75172N	ACTIVE	PDIP	N	16	25	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	SN75172N	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBsolete:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.



(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

## TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN75172DWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN75172DWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN75172DWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN75172DWR	SOIC	DW	20	2000	367.0	367.0	45.0

**TUBE**



\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T ( $\mu$ m)	B (mm)
SN75172N	N	PDIP	16	25	506	13.97	11230	4.32

## N (R-PDIP-T\*\*)

16 PINS SHOWN

## PLASTIC DUAL-IN-LINE PACKAGE




# PACKAGE OUTLINE

DW0020A



SOIC - 2.65 mm max height

SOIC



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
- Reference JEDEC registration MS-013.

# EXAMPLE BOARD LAYOUT


DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE  
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、または[ti.com](#)やかかるTI製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated