

TLV62065

www.tij.co.jp JAJS519

3MHz、2A降圧型コンバータ 2×2 SON/パッケージ

特長

- 入力電圧範囲2.9V~5.5V
- 最高効率 97%
- パワーセーブ・モードと3MHz固定周波数PWMモード
- PWMモード時の出力電圧精度:±2.0%
- 出力コンデンサの放電機能
- ●無負荷時自己消費電流:18µA(標準値)
- 100%デューティ・サイクル動作により最小の入出 力電位差で動作
- より高性能な製品にTPS62065があります。
- 2×2×0.75mmのSONパッケージで供給

アプリケーション

- POL電源
- ノートPC、ポケットPC
- 携帯用メディア・プレーヤー
- DSP電源

概要

TLV62065は高効率な同期整流方式の降圧型DC/DCコンバータです。本製品は最大2.0Aの出力電流を供給できます。


本製品は2.9V~5.5Vの入力電圧範囲を備え、5Vや3.3Vのシステム電源からの降圧電源に最適です。TLV62065は、3MHzの固定スイッチング周波数で動作し、軽負荷電流時にはパワーセーブ・モードに自動的に切り替わり、広い負荷電流範囲にわたって高効率を維持します。さらに低ノイズが要求されるアプリケーションの場合、TLV62065はMODEピンを"High"にすることで、強制的に固定周波数PWMモードにすることができます。


シャットダウン·モードでは、自己消費電流が1μA以下に低下し、内部回路により出力コンデンサは放電されます。

TLV62065は、 1μ Hのインダクタと 10μ Fの出力コンデンサで動作します。

TLV62065は $2 \times 2 \times 0.75$ mmの8ピンSONパッケージで供給されます。

TYPICAL APPLICATION CIRCUIT





PowerPADは、テキサス・インスツルメンツの登録商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI) が英文から和文へ翻訳して作成したものです。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補 助的参考資料としてご使用下さい。

製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



SLVSAC4 翻訳版



静電気放電対策

ESDはこの集積回路にダメージを与えることがあります。テ キサス·インスツルメンツ社は、全ての集積回路に適切なESD 対策が行われることを推奨します。この適切な取扱いや取付け 手順が守られない場合には、素子にダメージを与えることがあ ります。

ESDが与えるダメージには、素子へ微妙な性能劣化から完全 な素子故障まで様々な症状に及びます。非常に些細なパラメー タの変化でもその素子の仕様を満足しなくなることがあり、高 詳細な集積回路はさらにESDによる影響を受けやすい場合があ ります。

製品情報(1)

T _A	PART NUMBER	OUTPUT VOLTAGE	MAXIMUM OUTPUT CURRENT	PACKAGE DESIGNATOR	ORDERING ⁽²⁾	PACKAGE MARKING
–40°C ∼ 85°C	TLV62065	Adjustable	2.0 A	DSG	TLV62065DSG	QVB

- (1) 最新のパッケージおよびご発注情報については、最新の英文データシート末尾の"Package Addendum"を参照するか、 TIのWebサイト(www.ti.com)をご覧ください。
- (2) DSG (SON-8) パッケージはテープ・リールとして供給されます。デバイス・タイプの末尾にRを付けてください。 個数はリール当たり3000個です。

絶対最大定格

動作温度範囲内(特に記述のない限り)(1)

		VAL	VALUE		
		MIN	MAX		
Voltage Range (2)	AVIN, PVIN	-0.3	7		
	EN, MODE, FB	-0.3 to	V _{IN} +0.3 < 7	V	
	SW	-0.3	7		
Current (source)	Peak output	Internally	limited	А	
Electrostatic Discharge	(HBM) QSS 009-105 (JESD22-A114A) (3)		2	141	
Electrostatic Discharge	(CDM) QSS 009-147 (JESD22-C101B.01)		1	kV	
Electrostatic Discharge	(Machine model)		200	V	
Tamparatura	T _J	-40	125	°C	
Temperature	T _{stg}	-65	150	°C	

- (1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、 このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に 長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) すべての電圧値は回路のグランド端子を基準としています。 (3) HBM (Human Body Model) は、100pFのコンデンサから1.5kΩの抵抗を経由して各ピンに放電した場合です。マシン・モデルは、200pF のコンデンサから各ピンに直接放電した場合です。

熱情報

		TLV62065	
	THERMAL METRIC ⁽¹⁾	DSG	単位
		8 PINS	
θ_{JA}	Junction-to-ambient thermal resistance	65.2	
$\theta_{\text{JC(top)}}$	Junction-to-case(top) thermal resistance	93.3	
θ_{JB}	Junction-to-board thermal resistance	30.1	°C/M
ΨЈΤ	Junction-to-top characterization parameter	0.5	°C/W
ΨЈВ	Junction-to-board characterization parameter	47.4	
θ _{JC(bottom)}	Junction-to-case(bottom) thermal resistance	7.2	

(1) 従来方式と新方式の熱評価基準に関しては "IC Package Thermal Metrics (SPRA953)" のアプリケーションレポートを参照してください。



推奨動作条件

		MIN	NOM	MAX	単位
AV _{IN} , PV _{IN}	Supply voltage	2.9		5.5	V
	Output current capability			2000	mA
	Output voltage range for adjustable voltage	0.8		V_{IN}	V
L	Effective Inductance Range	0.7	1.0	1.6	μН
C _{OUT}	Effective Output Capacitance Range	4.5	10	22	μF
T _A	Operating ambient temperature ⁽¹⁾	-40		85	°C
T _J	Operating junction temperature	-40		125	°C

⁽¹⁾ 熱損失が大きな場合やパッケージからの熱抵抗が高いアプリケーションの場合、使用可能な環境温度の最高値が低下します。 最高環境温度 $(T_{A(max)})$ は最高ジャンクション温度 $(T_{J(max)})$ 、アプリケーションにおいて製品で発生する最大損失 $(P_{D(max)})$ 、およびジャンクション — 周囲空間の間の熱抵抗 (θ_{JA}) に依存し、以下の式で計算できます: $T_{A(max)} = T_{J(max)} imes (\theta_{JA} imes P_{D(max)})$

電気的特性


全動作環境温度範囲内、TYPは $T_A=25^\circ$ C での値。特に記載の無い限り、 $V_{IN}=EN=3.6V$ での規定。 外部部品はC_{IN} = 10μF 0603, C_{OUT} = 10μF 0603, L = 1.0μH(パラメータ測定情報を参照)です。

	パラメータ	テスト条件	MIN	TYP	MAX	単位
SUPPLY						
V_{IN}	Input voltage range		2.9		5.5	V
I_Q	Operating quiescent current	I _{OUT} = 0 mA, device operating in PFM mode and not device not switching		18		μΑ
I _{SD}	Shutdown current	EN = GND, current into AVIN and PVIN combined		0.1	1	μΑ
	I lo do walto na la discut thurabald	Falling	1.73	1.78	1.83	V
V_{UVLO}	Undervoltage lockout threshold	Rising	1.9	1.95	1.99	V
ENABLE, M	ODE					
V_{IH}	High level input voltage	$2.9V \le V_{IN} \le 5.5V$	1.0		5.5	V
V_{IL}	Low level input voltage	$2.9V \le V_{IN} \le 5.5V$	0		0.4	V
I _{IN}	Input bias current	EN, Mode tied to GND or AVIN		0.01	1	μΑ
POWER SW	ИТСН					
	Llink side MOCFET on vesietenes	V _{IN} = 3.6V ⁽¹⁾		120	180	0
R _{DS(on)}	High-side MOSFET on-resistance	$V_{IN} = 5.0V^{(1)}$		95	150	mΩ
1	Lawrida MOOFFT an anciatana	$V_{IN} = 3.6V^{(1)}$		90	130	
R _{DS(on)} L	Low-side MOSFET on-resistance	$V_{IN} = 5.0V^{(1)}$		75	100	mΩ
I _{LIMF}	Forward current limit MOSFET high-side and low-side	$3V \le V_{IN} \le 3.6V$	2300	2750		mA
-	Thermal shutdown	Increasing junction temperature		150		00
T_{SD}	Thermal shutdown hysteresis	Decreasing junction temperature		10		°C
OSCILLATO	DR .					
f _{SW}	Oscillator frequency	$2.9V \le V_{IN} \le 5.5V$	2.6	3	3.4	MHz
OUTPUT					·	
V _{ref}	Reference voltage			600		mV
V _{FB(PWM)}	Feedback voltage PWM Mode	PWM operation, MODE = V_{IN} , 2.9V $\leq V_{IN} \leq 5.5$ V, 0 mA load	-2.0	0	2.0	0/
V _{FB(PFM)}	Feedback voltage PFM mode, Voltage Positioning	device in PFM mode, voltage positioning active ⁽²⁾	1			%
V	Load regulation			-0.5		%/A
V_{FB}	Line regulation			0		%/V
R _(Discharge)	Internal discharge resistor	Activated with EN = GND, 2.9V \leq V _{IN} \leq 5.5V, 0.8 \leq V _{OUT} \leq 3.6V		200		Ω
t _{START}	Start-up time	Time from active EN to reach 95% of V _{OUT}		500		μs



⁽¹⁾最大値はT_J = 85℃の時に適用されます。 (2)PFMモードでは内部基準電圧は標準で1.01×V_{ref}に設定されます。パラメータ測定情報を参照してください。

ピン配置




端子機能


TEF	RMINAL					
NAME NO. SON 2x2-8		I/O	説明			
PGND	1	PWR	出力段のパワーGNDピンです。			
SW	2	OUT	スイッチ・ピンで内部MOSFETスイッチに接続しています。このピンと出力コンデンサの間に外部インダクタを接続します。			
AGND	3	IN	内部制御回路用のアナログGNDピンです。			
FB	4	IN	内部レギュレーション・ループ用のフィードバック・ピン。このピンに、外部の抵抗デバイダを接続します。固定出力電圧オプションの場合、このピンを出力コンデンサに直接接続します。			
EN	5	IN	デバイスのイネーブル・ピンです。このピンを "Low" にすると、デバイスが強制的にシャット ダウン・モードに入ります。このピンを "High" にすると、デバイスがイネーブルになります。このピンは終端する必要があります。			
MODE	6	IN	MODE MODEピンを"High"にすると、デバイスは強制的に固定周波数PWMモードで動作します。MODEピンを"Low"にすると、パワーセーブ・モードが有効になり、PFM モードと固定周波数PWMモードを自動的に遷移します。			
AV _{IN}	7	IN	制御回路用アナログ電源入力。PVINと入力コンデンサに接続します。			
PV _{IN}	8	PWR	出力段のV _{IN} 電源入力ピン。			
Power PAD			このパッドは製品のGNDとして扱います。			



機能ブロック図



パラメータ測定情報







図一覧

			図
		Load Current, V _{OUT} = 1.2 V, Auto PF//PWM Mode, Linear Scale	図 1
		Load Current, V _{OUT} = 1.8 V, Auto PFM/PWM Mode, Linear Scale	図 2
η	Efficiency	Load Current, V _{OUT} = 3.3 V, PFM/PWM Mode, Linear Scale	図 3
		Load Current, V _{OUT} = 1.8 V, Auto PFM/PWM Mode vs. Forced PWM Mode, Logarithmic Scale	図 4
	Ontrod Wallana Annua	Load Current, V _{OUT} = 1.8 V, Auto PFM/PWM Mode	図 5
	Output Voltage Accuracy	Load Current, V _{OUT} = 1.8 V, Forced PWM Mode	図 6
	Shutdown Current	Input Voltage and Ambient Temperature	図 7
	Quiescent Current	Input Voltage	図 8
	Oscillator Frequency	Input Voltage	図 9
	Static Drain-Source On-State	Input Voltage, Low-Side Switch	図 10
	Resistance	Input Voltage, High-Side Switch	図 11
	R _{DISCHARGE}	Input Voltage vs. V _{OUT}	図 12
	Tanàna I O ao amin'ny	PWM Mode, V_{IN} = 3.6 V, V_{OUT} = 1.8 V, 500 mA, L = 1.2 μ H, C_{OUT} = 10 μ F	図 13
	Typical Operation	PFM Mode, V_{IN} = 3.6 V, V_{OUT} = 1.8 V, 20 mA, L = 1.2 μ H, C_{OUT} = 10 μ F	図 14
		PWM Mode, V _{IN} = 3.6 V, V _{OUT} = 1.2 V, 0.2 mA to 1 A	図 15
	Load Transient	PFM Mode, V _{IN} = 3.6 V, V _{OUT} = 1.2 V, 20 mA to 250 mA	図 16
		V _{IN} = 3.6 V, V _{OUT} = 1.8 V, 200 mA to 1500 mA	図 17
		PWM Mode, V _{IN} = 3.6 V to 4.2 V, V _{OUT} = 1.8 V, 500 mA	図 18
	Line Transient	PFM Mode, V _{IN} = 3.6 V to 4.2 V, V _{OUT} = 1.8 V, 500 mA	図 19
	Startup into Load	$V_{IN} = 3.6 \text{ V}, V_{OUT} = 1.8 \text{ V}, Load = 2.2-\Omega$	図 20
	Output Discharge	V _{IN} = 3.6 V, V _{OUT} = 1.8 V, No Load	図 21

___表 1.



☑ 1. V_{OUT} = 1.2V, Auto PFM/PWM Mode, Linear Scale



☑ 2. V_{OUT} = 1.8V, Auto PFM/PWM Mode, Linear Scale








図 3. V_{OUT} = 3.3V, Auto PFM/PWM Mode, Linear Scale



☑ 4. Auto PFM/PWM Mode vs. Forced PWM Mode, Logarithmic Scale



☑ 5. Auto PFM/PWM Mode








図 6. Forced PWM Mode











STATIC DRAIN-SOURCE ON-STATE RESISTANCE







図 11. High-Side Switch





Time Base - 100ns/Div


🗵 13. Typical Operation (PWM Mode)



Time Base - 4µs/Div


図 14. Typical Operation (PFM Mode)






Time Base - 10 μs/Div

■ 15. Load Transient Response PWM Mode 0.2A To 1A




Time Base - 100µs/Div

図 18. Load Transient Response 200mA To 1500mA



Time Base - 10 μs/Div


☑ **16**. Load Transient PFM Mode 20mA to 250mA



Time Base - 100 µs/Div


🗵 18. Line Transient Response PWM Mode






Time Base - 100 µs/Div

図 19. Line Transient PFM Mode



Time Base - 100 μs/Div

図 20. Startup Into Load − V_{OUT} 1.8V



Time Base - 2ms/Div

🗵 21. Output Discharge



詳細説明

動作

TLV62065降圧型コンバータは、中程度から重負荷の負荷電流では標準3MHzの固定周波数パルス幅変調 (PWM) により動作します。軽負荷電流の場合は、自動的にパワーセーブ・モードになり、PFM (パルス周波数変調) モードで動作します。

PWM動作では、入力電圧フィードフォワードを持つ独自の 高速応答特性の電圧モード制御方式により、入力と出力のセラ ミック・コンデンサが小容量の場合でも、優れたライン・レギュ レーションおよびロード・レギュレーションを、実現すること ができます。クロック信号によって開始された各クロック・サ イクルの冒頭で、ハイサイドMOSFETスイッチがオンになり ます。すると、入力コンデンサからの電流がハイサイドMOS-FETスイッチを経由してインダクタに流れ、さらに出力コンデン サと負荷へと流れます。このフェーズの間、PWMコンパレー タがトリップして制御ロジックによりスイッチがオフになるま で、電流は上昇を続けます。ハイサイドMOSFETスイッチの 電流が過電流制限値を超えた場合は過電流制限コンパレータが このスイッチをオフにします。貫通電流を阻止するデッドタイ ムが経過した後、ローサイドMOSFET整流器がオンになり、 インダクタ電流が下降します。この結果、インダクタからの電 流は継続して出力コンデンサと負荷に流れます。この電流はロー サイドMOSFET整流器を経由してインダクタに戻ります。

クロック信号により次のサイクルが開始され、再びローサイドMOSFET整流器がオフになり、ハイサイドMOSFETスイッチがオンになります。

パワーセーブ・モード

TLV62065ではパワーセーブ・モードは、MODEピンを"Low"レベルに設定することによりイネーブルになります。負荷電流が減少すると、コンバータは自動的にパワーセーブ・モード動作に移行します。パワーセーブ・モードでは、スイッチングがスキップされます。自己消費電流を最小限に抑え、高効率を維持するために、PFMモードにより低い周波数で動作します。コンバータは出力電圧を標準時の電圧より標準で1%高く設定します。このボルテージ・ポジショニングの機能により、急激な負荷電流の増加による出力電圧のドロップを最小限に抑えることができます。

ローサイドMOSFETスイッチのインダクタ電流が0になる、 つまり不連続モードになると、PWMモードからPFMモードへ の移行が発生します。

パワーセーブ・モードでは、PFMコンパレータを使用して出力電圧を監視します。出力電圧がPFMコンパレータの $V_{OUTnominal}+1\%$ のスレッショルド電圧を下回ると、デバイスはPFMパルス電流駆動を開始します。ハイサイドMOSFETスイッチがオンになり、インダクタ電流が上昇します。オン時間が満了すると、このスイッチがオフになり、インダクタ電流が0になるまでの間、ローサイドMOSFETがオンになります。

コンバータにより、出力コンデンサおよび負荷に効率的に電流が供給されます。供給電流が負荷電流を上回ると、出力電圧が上昇します。出力電圧がPFMコンパレータ・スレッショルド以上になると、スイッチングが停止され、スリープ・モードに入ります。スリープ・モード時の自己消費電流は、標準で $18\mu A$ です。

出力電圧がPFMコンパレータ・スレッショルドよりもまだ低い場合、PFMコンパレータ・スレッショルドに到達するまで、一連のPFMパルス電流がさらに生成されます。負荷電流により出力電圧が降下してPFMコンパレータ・スレッショルドを下回ると、スイッチングが再開されます。

出力電流がPFMモードでサポートできなくなった場合、 PFMモードからPWMモードに移行します。




図 22. パワーセーブ・モード動作と自動動作モード遷移



100%デューティ·サイクル時の低ドロップ アウト動作

入力電圧が低下して公称出力電圧に近づくと、デバイスは 100% デューティ・サイクル・モードへの移行を開始します。出 力電圧を維持するために、1サイクルまたはそれ以上の間、ハイサイドMOSFETスイッチが100% オンの状態になります。

VINがさらに低下すると、ハイサイドMOSFETスイッチが継続したオン状態になります。この結果、コンバータでの入力電圧と出力電圧の電位差が最小となります。この機能はバッテリの全電圧範囲を最大限に活用することで最長の動作時間を実現できるため、バッテリ駆動のアプリケーションで特に有用です。レギュレーションを維持するための最小入力電圧は負荷電流

レギュレーションを維持するための最小入力電圧は負荷電流 と出力電圧に依存し、次の式で計算できます。

 $V_{IN}min = V_{O}max + I_{O}max \times (R_{DS(on)}max + R_{L})$

ここで、各変数の意味は次のとおりです。

I_Omax = 最大出力電流

 $R_{DS(on)}$ max = ハイサイドMOSFETスイッチの最大 $R_{DS(on)}$ R_{I} = インダクタの直流抵抗

Vomax = 公称出力電圧に出力電圧の最大許容差を加えた値

低電圧ロックアウト(UVLO)

低電圧ロックアウト回路により、入力電圧が低いときのデバイスの誤動作やバッテリの過放電を防止します。VINが低電圧ロックアウト・スレッショルド電圧 (UVLO)以下まで低下するとコンバータの出力段をディスエーブルにします。低電圧ロックアウト・スレッショルドは、 $V_{\rm IN}$ の立ち下がり時で標準1.78Vです。 $V_{\rm IN}$ が上昇して製品が再起動する低電圧ロックアウト・スレッショルドは標準で1.95Vです。

出力コンデンサの放電

EN = GNDにすると製品はシャットダウン・モードになり、全ての内部回路はディスエーブル状態となります。出力コンデンサの電荷を放電させるために内蔵された抵抗によりSWピンはPGNDと接続されます。この機能によりコンバータが再起動された時に出力コンデンサの電荷の残留を防ぎ、放電された状態の出力コンデンサからの起動を可能とします。出力電圧はOVからの直線的な電圧上昇により起動します。

モード選択

MODEピンを使用して、固定PWMモードとパワーセーブ・モードを切り替えることができます。

このピンをGNDに接続すると、パワーセーブ・モードがイネーブルになり、PWMモードとPFMモードの間を自動的に移行するようになります。MODEピンを "High"にすると、軽負荷電流の場合でもコンバータが固定周波数PWMモードで動作するようになります。これにより、ノイズの影響を受けやすいアプリケーションでスイッチング周波数を簡単にフィルタリングできます。このモードでは、軽負荷時の効率はパワーセーブ・

モードの場合よりも低くなります。

MODEピンの状態は、動作中に変更できます。コンバータの動作モードをシステムの動作状態による要件に応じて設定変更することで、効率的な電源管理が可能になります。

イネーブル

ENピンを "High" に設定することで、デバイスがイネーブルになります。最初に内部基準電源が起動し、内部のアナログ回路が安定状態となります。その後ソフトスタートが起動し出力電圧が上昇を開始します。出力電圧は製品がイネーブルになってからt_{START}で規定された標準500µs以内に設定値の95%に達します。EN入力を使用して、さまざまなDC/DCコンバータを含むシステムの電源立ち上げシーケンスを制御できます。ENピンを別のコンバータの出力に接続することで、ENピンを"High"にして、電源レールのシーケンシングを実行できます。ENピンをGNDにすると、デバイスはシャットダウン・モードに移行し、すべての回路がディスエーブルになり、SWピンは内部の抵抗によりPGNDに接続されて出力の電荷を放電します。

ソフトスタート

TLV62065には、出力電圧の上昇を制御するソフトスタート 回路が内蔵されています。入力電圧が低電圧ロックアウト電圧 V_{UVLO}以上の電圧のときにコンバータがイネーブルになると、出力電圧は標準で250µsの時間をかけて公称値の5%から95%まで上昇します。

これにより、電圧上昇中にコンバータ内の突入電流が抑制され、バッテリや高い内部インピーダンスを持つ電源の使用時に 発生する可能性がある入力電圧の降下を防止します。

ソフトスターの時、出力電圧が設定値の1/3に達するまでの間、電流制限値をI_{LIMF}の標準値の1/3に減少させます。出力電圧がこのスレッショルドを超えると製品はその標準の電流制限値I_{LIMF}で動作します。

内部電流制限とフォールドバック型 (フの字型) 電流制限による短絡保護

通常動作時ハイサイドおよびローサイドのMOSFETスイッチは、最大電流制限 I_{LIMF} により保護されます。ハイサイド MOSFETスイッチが電流制限値を超えると、ハイサイドMOSFETスイッチがオフになり、ローサイドMOSFETスイッチがオンになります。ローサイドMOSFETスイッチの電流が減少して電流制限値 I_{LIMF} を下回るまで、ハイサイドMOSFETスイッチは再びオンにはなりません。本製品は内部電流制限 I_{LIMF} までのインダクタピーク電流を供給することができます。

スイッチ電流制限が動作して過負荷状態あるいは負荷短絡状態により出力電圧が設定出力電圧の1/3以下まで低下すると直ちにフォールドバック電流制限に移行します。この時、スイッチの電流制限値は標準値 I_{LIMF}の1/3の値となります。

この短絡保護機能は起動時にも動作するために、本製品は出力電圧が設定電圧の1/3を超えるまでの間にも標準電流制限値 I_{LIMF}の1/3以上の電流を供給しません。この起動条件はコンバータの出力に電流シンク型の負荷 (モーターなどの負性抵抗の負荷) が接続される場合には考慮する必要があります。



サーマル・シャットダウン

接合部温度 T_J が150 $^{\circ}$ (標準値) を超えると、デバイスはサーマル・シャットダウン状態になります。このモードでは、ハイサイドMOSFETおよびローサイドMOSFETがオフになります。接合部温度がサーマル・シャットダウン・ヒステリシス温度を下回ると、デバイスは動作を再開します。

アプリケーション情報

出力電圧設定

出力電圧は次のように計算できます

$$V_{OUT} = V_{REF} \times \left(1 + \frac{R_1}{R_2}\right)$$

ここで、内部リファレンス電圧VREFは標準で0.6 Vです。

帰還デバイダ回路を流れる電流を小さくするには、 R_2 を 120k Ω から360k Ω の間にします。 R_1 と R_2 の合計値は、回路のノイズ耐性を維持するために、1M Ω 未満にしてください。負荷過渡応答特性を最適化するために、外部フィードフォワード・コンデンサ C_{ff} が必要です。より低い抵抗値を使用することも可能です。 R_1 と C_{ff} によるゼロをループに設定します。 C_{ff} の値は次式で計算できます。

$$f_{c} = \frac{1}{2 \times \pi \times R_{2} \times C_{ff}} = 35kHz$$

$$C_{ff} = \frac{1}{2 \times \pi \times R_2 \times 35 kHz}$$

出力フィルタの設計 (インダクタおよび出力 コンデンサ

TLV62065の内部位相補償は以下のコーナー周波数のLC出力フィルタに適合するように最適化されています。

$$f_c = \frac{1}{2 \times \pi \times \sqrt{(1 \mu H \times 10 \mu F)}} = 50 \text{kHz}$$

本製品は標準で $1.0\mu H$ から $1.2\mu H$ のインダクタと $10\mu F$ から $22\mu F$ の小型のX5RかX7Rのセラミック・コンデンサで動作しま

す。インダクタとコンデンサのリストを参照してください。本 製品は1.0μHのインダクタと10μFの出力コンデンサに最適化さ れています。

インダクタの選択

インダクタの値はリップル電流に直接影響します。選択するインダクタは、直流抵抗と飽和電流の定格を満たしている必要があります。インダクタのリップル電流 (ΔI_L) は、インダクタンスが高いほど小さくなり、入力電圧か出力電圧が高いほど大きくなります。

式(1)では、静的な負荷条件でのPWMモードの最大インダクタ電流を計算します。インダクタの飽和電流は、式(2)で計算される最大インダクタ電流よりも大きく設定する必要があります。これは、大きな負荷過渡応答の際にはインダクタ電流がこの計算値を上回るためです。

$$\Delta I_{L} = \text{Vout} \times \frac{1 - \frac{\text{Vout}}{\text{Vin}}}{L \times f}$$
 (1)

$$I_{Lmax} = I_{outmax} + \frac{\Delta I_{L}}{2}$$
 (2)

ここで、各変数の意味は次のとおりです。

f = スイッチング周波数 (標準2.25MHz)

L=インダクタの値

 ΔI_L = ピーク·ツー·ピークのインダクタ·リップル電流

I_{Lmax} = 最大インダクタ電流

さらに用心深い手法では、コンバータの最大スイッチ電流制限I_{ITMF}に基づいてのみ、インダクタの電流定格を選択します。

コイルで発生する総損失は、DC/DCコンバータの効率に大きく影響します。総損失は直流抵抗R_(DC)による抵抗損と、次に示す周波数に依存する要素によって構成されます。

- コア材料での損失(特に高スイッチング周波数で生じる、 磁気ヒステリシス損)
- 表皮効果による導体内で追加される損失(高周波数での電流偏移)
- 近接する巻線間での磁界損失(近接効果)
- 放射損失




図 23. TLV62065可変出力電圧1.8V設定



DIMENSIONS [mm ³]	DIMENSIONS [mm³] INDUCTANCE μH		SUPPLIER
$3.2 \times 2.5 \times 1.0 \text{ max}$	1.0	LQM32PN (MLCC)	Murata
$3.7 \times 4 \times 1.8 \text{ max}$	1.0	LQH44 (wire wound)	Murata
4.0 × 4.0 × 2.6 max	1.2	NRG4026T (wire wound)	Taiyo Yuden
3.5 × 3.7 × 1.8 max	1.2	DE3518 (wire wound)	TOKO

表 2. インダクタ一覧

出力コンデンサの選択

TLV62065は最先端の高速応答電圧モード制御方式を使用しているため、小容量のセラミック・コンデンサを使用することができます。低ESR値のセラミック・コンデンサは出力電圧リップルが最小となるため、これを推奨します。出力コンデンサには、X7RまたはX5R型の誘電体が必須となります。Y5VおよびZ5U型の誘電体のコンデンサは、温度によって容量が大幅に変動(減少)するだけでなく、高い周波数での抵抗成分が大きくなりますので使用しないで下さい。殆どのアプリケーションでは標準で 10μ Fから 22μ Fのコンデンサが最適です。サイズの小さなセラミック・コンデンサではDCバイアス特性により実効容量が減少します。この為に、2V以上の出力電圧の場合は 22μ Fのコンデンサを使用します。コンデンサのリストを参照してください。

DC/DCコンバータの出力に接続された負荷のシステムが追加のセラミック・コンデンサを持っている場合、推奨される実効容量範囲を超えない値となる様に出力容量COUTを減少させる必要が有ります。この場合後述するループ安定性の検証が必要となります。

公称負荷電流では、デバイスはPWMモードで動作し、RMS リップル電流は次の式で計算されます。

$$I_{\text{RMSCout}} = \text{Vout} \times \frac{1 - \frac{\text{Vout}}{\text{Vin}}}{\text{L} \times f} \times \frac{1}{2 \times \sqrt{3}}$$
 (3)

入力コンデンサの選択

バック・コンバータに入力される電流は原理的にパルス電流となります。そのため、入力電圧を最適にフィルタリングして高い入力電圧スパイクによって他の回路に干渉する可能性を減らすには、低ESRの入力コンデンサが必要となります。ほとんどのアプリケーションでは、10μFのセラミック・コンデンサをお勧めします。入力電圧を最適にフィルタリングするために、入力コンデンサの容量は無制限に増やすことができます。

小容量のセラミック入力コンデンサのみを使用する場合には注意が必要です。入力にセラミック・コンデンサを使用している場合に、ACアダプタなどから長いワイヤを通して電源を供給すると、出力での負荷のステップ変動や入力での電源電圧のステップ変動によりVINピンでリンギングが生じる可能性があります。このリンギングは出力に誘導される場合があり、ループ不安定性と誤解されたり、耐圧の最大定格を超えて部品に損傷を与えることもあります。

ループ安定性の確認

回路と安定性の評価の第一歩は定常動作時の以下の信号波形の状態の観測からです。

- スイッチノード:SW
- インダクタ電流:I_L
- 出力リップル電圧:V_{OUT(AC)}

これらは、スイッチングコンバータを評価するとき、測定す る必要がある基本信号です。スイッチング波形が大きなジッタを 持っている場合、出力電圧やインダクタ電流が発振状態になっ ている場合は制御ループが不安定になっている可能性がありま す。これは基板レイアウトの問題や間違ったLCフィルタ部品 の組み合わせの結果としてたびたび発生します。制御ループの 評価の次のステップは負荷過渡応答のテストです。アプリケー ションでの負荷過渡の発生からPチャネルMOSFETがONする までの遅延時間の間、出力コンデンサは負荷で必要とされる電 流を供給する必要が有ります。負荷変動によりVOUTは直ちに $\Delta_{\text{I(LOAD)}} \times \text{ESR}$ の電圧シフトが発生します。ESRは C_{OUT} の等価 直列抵抗です。 $\Delta_{I(LOAD)}$ は出力コンデンサ C_{O} の充電あるいは放 電を開始し、VOUTを設定値まで回復させる為の電圧エラー帰 還信号を生成します。製品が中負荷から高負荷電流のPWMモー ドで動作している時がもっとも簡単に動作状態を理解すること ができます。

この電圧回復時間の間、V_{OUT}の応答時間、オーバーシュートやリンギングを観測することにより、コンバータの安定性を評価するのに役立ちます。リンギングの発生が全く無ければ通常45°以上の位相余裕があります。

CAPACITANCE	TYPE	SIZE [mm ³]	SUPPLIER
10μF	GRM188R60J106M	0603: 1.6 × 0.8 × 0.8	Murata
22μF	GRM188R60G226M	0603 : 1.6 × 0.8 × 0.8	Murata
22μF	CL10A226MQ8NRNC	0603 : 1.6 × 0.8 × 0.8	Samsung
10μF	CL10A106MQ8NRNC	0603 : 1.6 × 0.8 × 0.8	Samsung

表 3. コンデンサ一覧



レイアウトについての考察

すべてのスイッチング電源において、レイアウトは設計での重要なステップとなります。デバイスが適切に機能するように、PCBレイアウトに注意を払う必要があります。仕様に規定された特性を得るには、基板のレイアウトを注意して行ってください。レイアウトに注意しなければ、ラインや負荷のレギュレーションがうまくいかない場合や、安定性の問題やEMIの問題が生じる場合もあります。低インダクタンス、低インピーダンスのグランド・パスを使用することが重要です。そのため、メインの電流パスには幅広く短い配線パターンを使用してください。入力コンデンサはインダクタや出力コンデンサと同様にICのピンから最短距離で配置しなければなりません。

AGNDとPGNDを基板のPowerPAD[™]部に接続し、このパッドを一点アースの基準点として使用します。グランド・ノイズ

の影響を小さくするために、電源のPGNDノードは共通で使用し、別のノードを信号のAGNDとして使用します。FBの抵抗分圧回路は出力コンデンサに接続する必要が有ります。FB回路の配線はノイズの発生源となるような部品や配線(例えばSWの配線)を避けるようにレイアウトします。

本コンバータのパッケージは非常に小さく、電源全体を小さく作れるためにPCBでのレイアウトによる熱設計は非常に重要です。優れた放熱能力を確保するには4層以上の多層基板を使用することを推奨します。ICのPowerPADは適切な熱結合を確保する為に必ず基板のパワーパッド領域にはんだ付けする必要が有ります。優れた熱特性を得る為に基板のパワーパッド領域は内層のGNDプレーンと充分な数のビアで結合しておく必要が有ります。評価キットの説明書を参照してください。




図 24. 基板レイアウト



パッケージ情報

製品情報

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/ Ball Finish	MSL Peak Temp ⁽³⁾	Samples (Requires Login)
TLV62065DSGR	ACTIVE	WSON	DSG	8	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	Purchase Samples
TLV62065DSGT	ACTIVE	WSON	DSG	8	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR	Request Free Samples

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE:製品デバイスが新規設計用に推奨されています。

LIFEBUY: TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND:新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨

していません。

PREVIEW:デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE: TIによりデバイスの生産が中止されました。

⁽²⁾ エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS) 、Pb-Free (RoHS Expert) およびGreen (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS): TIにおける "Lead-Free" または "Pb-Free" (鉛フリー) は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt): この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free (RoHS) と考えられます。

Green (RoHS & no Sb/Br):TIにおける "Green" は、"Pb-Free" (RoHS互換) に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質 な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。

(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。


重要な情報および免責事項:このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金額を超える責任は負いかねます。



パッケージ・マテリアル情報

テープおよびリール・ボックス情報




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV62065DSGR	WSON	DSG	8	3000	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2
TLV62065DSGT	WSON	DSG	8	250	179.0	8.4	2.2	2.2	1.2	4.0	8.0	Q2




パッケージ・マテリアル情報



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV62065DSGR	WSON	DSG	8	3000	195.0	200.0	45.0
TLV62065DSGT	WSON	DSG	8	250	195.0	200.0	45.0





- 注: A. 直線寸法はすべてミリメートル単位です。寸法および許容誤差は、ASME Y14.5M-1994によります。

 - E. JEDEC MO-229に準拠します。



サーマルパッド・メカニカル・データ


DSG (S-PWSON-N8)

熱的特性に関する資料

このパッケージは外部のヒートシンクに直接接続できるよう 設計された露出したサーマル・パッドをもっています。サーマ ル・パッドはプリント回路基板 (PCB) に直接はんだ付けされなけ ればなりません。はんだ付けされることにより、PCBはヒート シンクとして使用できます。さらに、サーマル・ビアを使用する ことにより、サーマル・パッドはグランドまたは電源プレーン (どちらか当てはまる方)、またはもう1つの方法としてPCBに設 計された特別なヒートシンク構造に直接接続することができま す。この設計により、集積回路 (IC) からの熱の移動が最適化さ れます。


クワッド・フラットパック・ノーリード(QFN)パッケージとそ の利点についての情報はアプリケーション·レポート "Quad Flatpack No-Lead Logic Packages" TI文献番号SCBA017を参照 してください。この文献はホームページwww.ti.comで入手でき

このパッケージのサーマル・パッドの寸法は以下の図に示さ れています。



サーマル・パッド寸法図





- 注: A. 全ての線寸法の単位はミリメートルです。 B. 図は予告なく変更することがあります。 C. 代替設計については、資料IPC-7351を推奨します。
 - D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ 『PowerPAD Thermally Enhanced Package』(TI文献番号SCBA017, SLUA271)を参照してください。これらのドキュメントは、ホームページ www.ti.comで入手できます
 - E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ベーストの離れがよくなります。ステンシル設計要件については、基板組み立て 拠点にお問い合わせください。例に示したステンシル設計は、50%容積のメタルロード半田ペーストに基づいています。ステンシルに関する他の 推奨事項については、IPC-7525を参照してください。
 - F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

(SLVSAC4)



ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定して収ない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

- ▼素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

2. 温·湿度環境

温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
- 4. 機械的衝擊
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上