

TLV915x 4.5MHz、レール・ツー・レール入出力、低オフセット電圧、低ノイズ・オペアンプ

1 特長

- 低いオフセット電圧: $\pm 125\mu\text{V}$
- 低い入力オフセット電圧ドリフト: $\pm 0.3\mu\text{V}/^\circ\text{C}$
- 低いノイズ: 1 kHz 時に $10.5\text{nV}/\sqrt{\text{Hz}}$
- 大きい同相除去比: 120dB
- 小さいバイアス電流: $\pm 10\text{pA}$
- レール・ツー・レール入出力
- 広い帯域幅: 4.5MHz GBW
- 高いスルーレート: 20V/ μs
- 低い静止電流: 560 μA (アンプ 1 個あたり)
- 広い電源範囲: $\pm 1.35\text{V} \sim \pm 8\text{V}$, 2.7V \sim 16V
- 堅牢な EMIRR 性能: 入力ピンの EMI/RFI フィルタ
- 差動および同相入力電圧範囲は電源レールまで
- 業界標準のパッケージ:
 - シングル: SOT-23-5, SOT-23-6, SC70-5
 - デュアル: SOIC-8, SOT-23-8, TSSOP-8, VSSOP-8, WSON-8, X2QFN-10
 - クワッド: SOIC-14, SOT-23-14, TSSOP-14, X2QFN-14

2 アプリケーション

- 業務用マイクとワイヤレス・システム
- 多重化データ収集システム
- 試験および計測機器
- ファクトリ・オートメーションおよび制御
- ハイサイドおよびローサイド電流センシング

3 概要

TLV915x ファミリー (TLV9151, TLV9152, TLV9154) は、16V 汎用オペアンプ・ファミリーです。これらのデバイスは、レール・ツー・レールの出力、低いオフセット ($\pm 125\mu\text{V}$ 、標準値)、低いオフセット・ドリフト ($\pm 0.3\mu\text{V}/^\circ\text{C}$ 、標準値)、4.5MHz の帯域幅など、優れた DC 精度と AC 性能を備えています。


広い差動入力電圧範囲、大きい出力電流 ($\pm 75\text{mA}$)、高いスルーレート (20V/ μs)、低ノイズ ($10.5\text{nV}/\sqrt{\text{Hz}}$) のなど、便利な特長を備えた TLV915x は、産業用アプリケーション向けの堅牢な低ノイズのオペアンプです。

TLV915x ファミリーのオペアンプは標準パッケージで供給され、 $-40^\circ\text{C} \sim 125^\circ\text{C}$ で動作が規定されています。

製品情報

部品番号 ⁽¹⁾	パッケージ	本体サイズ (公称)
TLV9151	SOT-23 (5)	2.90mm × 1.60mm
	SOT-23 (6)	2.90mm × 1.60mm
	SC70 (5)	2.00mm × 1.25mm
TLV9152	SOIC (8)	4.90mm × 3.90mm
	SOT-23 (8)	2.90mm × 1.60mm
	TSSOP (8)	3.00mm × 4.40mm
	VSSOP (8)	3.00mm × 3.00mm
	WSON (8)	2.00mm × 2.00mm
TLV9154	X2QFN (10)	1.50mm × 1.50mm
	SOIC (14)	8.65mm × 3.90mm
	SOT-23 (14)	4.20mm × 1.90mm
	TSSOP (14)	5.00mm × 4.40mm
	X2QFN (14)	2.00mm × 2.00mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \left(1 + \frac{R_F}{R_G}\right) \left(\frac{1}{1 + sR_1 C_1}\right)$$

単極、ローパス・フィルタの TLV915x



目次

1 特長.....	1	7.4 デバイスの機能モード.....	30
2 アプリケーション.....	1	8 アプリケーションと実装.....	31
3 概要.....	1	8.1 アプリケーション情報.....	31
4 改訂履歴.....	2	8.2 代表的なアプリケーション.....	31
5 ピン構成および機能.....	4	9 電源に関する推奨事項.....	33
6 仕様.....	9	10 レイアウト.....	33
6.1 絶対最大定格.....	9	10.1 レイアウトのガイドライン.....	33
6.2 ESD 定格.....	9	10.2 レイアウト例.....	34
6.3 推奨動作条件.....	9	11 デバイスおよびドキュメントのサポート.....	35
6.4 シングル・チャンネルの熱に関する情報.....	9	11.1 デバイスのサポート.....	35
6.5 デュアル・チャンネルの熱に関する情報.....	10	11.2 ドキュメントのサポート.....	35
6.6 クワッド・チャンネルの熱に関する情報.....	10	11.3 Receiving Notification of Documentation Updates..	35
6.7 電気的特性.....	11	11.4 サポート・リソース.....	35
6.8 代表的特性.....	15	11.5 商標.....	36
7 詳細説明.....	22	11.6 Electrostatic Discharge Caution.....	36
7.1 概要.....	22	11.7 Glossary.....	36
7.2 機能ブロック図.....	22	12 メカニカル、パッケージ、および注文情報.....	37
7.3 機能説明.....	23		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (May 2021) to Revision E (January 2022)	Page
・「特長」の業界標準パッケージを「製品情報」セクションの供給可能パッケージに合わせて更新.....	1
・「製品情報」に SOT-23-14 (DYY) パッケージを追加.....	1
・「ピン構成および機能」セクションに、SOT-23-14 (DYY) パッケージとピン機能を追加.....	4
・「ピン構成および機能」セクションから、WQFN-14 (RTE) パッケージとピン機能を削除.....	4
・「ピン構成および機能」セクションから、WQFN-16 (RTE) パッケージとピン機能を削除.....	4
・「ピン構成および機能」セクションで、RUC パッケージのラベル間違いを「露出サーマル・パッド」に訂正.....	4
・「ピン構成および機能」セクションから、SOT-553 (DRL) パッケージとピン機能を削除.....	4
・「ピン構成および機能」セクションから、SOT-563 (DRL) パッケージとピン機能を削除.....	4
・「推奨動作条件」の誤字を訂正し、以前は V_{IH} をアンプがイネーブル、 V_{IL} をアンプがディセーブルと記載されていたものを、 V_{IH} をアンプがディセーブルな状態、 V_{IL} をアンプがイネーブルな状態と正しくラベル付け.....	9
・「クワッド・チャンネルの熱に関する情報」セクションに SOT-23-14 (DYY) パッケージを追加.....	10
・「クワッド・チャンネルの熱に関する情報」セクションで、RUC パッケージが誤って「X2QFN」パッケージになっていたのを「WQFN」パッケージに訂正.....	10
・「クワッド・チャンネルの熱に関する情報」セクションのヘッダーから「TLV9154S」を削除.....	10
・最大 PSRR 仕様を $V_S = 4V$ から 16V に、 $\pm 1\mu V/V$ から $\pm 1.6\mu V/V$ に変更.....	11
・最大 PSRR 仕様を $V_S = 2.7V$ から 16V に、 $\pm 5\mu V/V$ から $\pm 8.64\mu V/V$ に変更.....	11
・ $V_S = 16V$ の最小 CMRR 仕様を 109dB から 99dB に変更.....	11
・「電気的特性」表の I_{QSD} テスト条件の誤字を「SHDN = V-」から「SHDN = V- + 2V」に訂正.....	11
・整合性のため、「電気的特性」セクションの t_{off} および t_{on} に関する注の SHDN ピン名からオーバーラインを削除.....	11
・「電気的特性」の「EMIRR (電磁干渉除去率) と周波数との関係」図で、「EMI 除去」の「EMIRR テスト」図と「対象周波数における TLV9151 の EMIRR IN+」表を、性能向上に合わせて更新.....	23
・「電気的オーバーストレス」セクションの「代表的な回路アプリケーションと比較して等価な内部 ESD 回路」で、デバイスをより正確に模倣するよう入力抵抗の値を変更.....	27
・「露出サーマル・パッド付きパッケージ」から WQFN (RTE) パッケージを削除.....	29

- 「詳細説明」セクションの「シャットダウン」セクションを拡張し、シャットダウン動作をさらに明確化し、「電気的特性」セクションに合わせて、シャットダウン時の消費電流を 20 μ A から 30 μ A に、「代表的なイネーブル時間」を 30 μ s から 8 μ s に訂正..... 29

Changes from Revision C (December 2020) to Revision D (May 2021) Page

- 「製品情報」の VSSOP (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「ピン構成および機能」で、VSSOP-8 (DGK) パッケージのプレビューの注を削除..... 4
- 「ピン構成および機能」から、VSSOP-10 (DGS) パッケージを削除..... 4

Changes from Revision B (May 2020) to Revision C (December 2020) Page

- 文書全体にわたって表、図、相互参照の採番方法を更新..... 1
- 「製品情報」の SOT-23 (5) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の SC70 (5) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の SOT-23 (6) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の SOT-23 (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の VSSOP (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の SOIC (14) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の TSSOP (14) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の X2QFN (14) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「ピン構成および機能」で、SOT-23-5 (DBV)、SC70-5 (DCK)、SOT-23-6 (DBV)、SOT-23-8 (DDF) パッケージのプレビューの注を削除..... 4
- 「ピン構成および機能」で、SOIC-14 (D) パッケージのプレビューの注を削除..... 4
- 「ピン構成および機能」で、TSSOP-14 (PW) パッケージのプレビューの注を削除..... 4
- 「ピン構成および機能」で、X2QFN-14 (RUC) パッケージのプレビューの注を削除..... 4

Changes from Revision A (March 2020) to Revision B (May 2020) Page

- 「製品情報」の X2QFN (10) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「ピン構成および機能」で、X2QFN (RUG) パッケージのプレビューの注を削除..... 4
- 「推奨動作条件」セクションに V_{IH} および V_{IL} を追加..... 9
- 「電気的特性」表にシャットダウンを追加..... 9

Changes from Revision * (October 2019) to Revision A (March 2020) Page

- ドキュメントのステータスを事前情報から量産データに変更..... 1
- 「製品情報」の SOIC (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の TSSOP (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「製品情報」の WSON (8) パッケージ・ステータスをプレビューからアクティブに変更..... 1
- 「ピン構成および機能」で、SOIC-8 (D)、TSSOP-8 (PW)、WSON-8 (DSG) パッケージのプレビューの注を削除..... 4
- 「仕様」セクションに「代表的特性」セクションを追加..... 15

5 ピン構成および機能




図 5-1. TLV9151 DBV パッケージ
5 ピン SOT-23
(上面図)





図 5-2. TLV9151 DCK
5 ピン SC70
(上面図)

表 5-1. ピン機能 : TLV9151


名称	ピン		I/O	説明
	DBV	DCK		
+IN	3	1	I	非反転入力
-IN	4	3	I	反転入力
OUT	1	4	O	出力
V+	5	5	—	正 (最高) 電源
V-	2	2	—	負 (最低) 電源



**図 5-3. TLV9151S DBV パッケージ
 6 ピン SOT-23
 (上面図)**


表 5-2. ピン機能 : TLV9151S

ピン		I/O	説明
名称	番号		
+IN	3	I	非反転入力
-IN	4	I	反転入力
OUT	1	O	出力
SHDN	5	I	シャットダウン: Low = アンプがイネーブル、High = アンプがディセーブル。詳細については、「シャットダウン」を参照してください。
V+	6	—	正 (最高) 電源
V-	2	—	負 (最低) 電源



Not to scale

**図 5-4. TLV9152 D、DDF、DGK、PW パッケージ
8 ピン SOIC、SOT-23、TSSOP、VSSOP
(上面図)**




Not to scale

A. サーマル・パッドを V- に接続します。詳細については、「[露出サーマル・パッド付きパッケージ](#)」を参照してください。

**図 5-5. TLV9152 DSG パッケージ(A)
8 ピン WSON (露出サーマル・パッド付き)
(上面図)**

表 5-3. ピン機能 : TLV9152

ピン		I/O	説明
名称	番号		
+IN A	3	I	非反転入力、チャンネル A
+IN B	5	I	非反転入力、チャンネル B
-IN A	2	I	反転入力、チャンネル A
-IN B	6	I	反転入力、チャンネル B
OUT A	1	O	出力、チャンネル A
OUT B	7	O	出力、チャンネル B
V+	8	—	正 (最高) 電源
V-	4	—	負 (最低) 電源



**図 5-6. TLV9152S RUG パッケージ
 10 ピン X2QFN
 (上面図)**

表 5-4. ピン機能 : TLV9152S

ピン		I/O	説明
名称	番号		
+IN A	10	I	非反転入力、チャンネル A
+IN B	4	I	非反転入力、チャンネル B
-IN A	9	I	反転入力、チャンネル A
-IN B	5	I	反転入力、チャンネル B
OUT A	8	O	出力、チャンネル A
OUT B	6	O	出力、チャンネル B
SHDN1	2	I	シャットダウン、チャンネル 1: Low = アンプがイネーブル、High = アンプがディセーブル。詳細については、「 シャットダウン 」を参照してください。
SHDN2	3	I	シャットダウン、チャンネル 2: Low = アンプがイネーブル、High = アンプがディセーブル。詳細については、「 シャットダウン 」を参照してください。
V+	7	—	正 (最高) 電源
V-	1	—	負 (最低) 電源




図 5-7. TLV9154 D、PW、DYY パッケージ
14 ピン SOIC、TSSOP、SOT-23
(上面図)




図 5-8. TLV9154 RUC パッケージ
14 ピン X2QFN
(上面図)

表 5-5. ピン機能 : TLV9154

名称	ピン		I/O	説明
	SOIC、TSSOP、SOT-23	X2QFN		
IN1+	3	2	I	非反転入力、チャンネル 1
IN1-	2	1	I	反転入力、チャンネル 1
IN2+	5	4	I	非反転入力、チャンネル 2
IN2-	6	5	I	反転入力、チャンネル 2
IN3+	10	9	I	非反転入力、チャンネル 3
IN3-	9	8	I	反転入力、チャンネル 3
IN4+	12	11	I	非反転入力、チャンネル 4
IN4-	13	12	I	反転入力、チャンネル 4
NC	—	—	—	無接続
OUT1	1	14	O	出力、チャンネル 1
OUT2	7	6	O	出力、チャンネル 2
OUT3	8	7	O	出力、チャンネル 3
OUT4	14	13	O	出力、チャンネル 4
V+	4	3	—	正 (最高) 電源
V-	11	10	—	負 (最低) 電源

6 仕様

6.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大	単位
電源電圧、 $V_S = (V+) - (V-)$		0	20	V
信号入力ピン	同相電圧 ⁽³⁾	$(V-) - 0.5$	$(V+) + 0.5$	V
	差動電圧 ⁽³⁾		$V_S + 0.2$	V
	電流 ⁽³⁾	-10	10	mA
出力短絡 ⁽²⁾		連続		
動作時の周囲温度、 T_A		-55	150	°C
接合部温度、 T_J			150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) グランドへの短絡、1 パッケージ当たり 1 アンペア。
- (3) 入力ピンは、電源レールに対してダイオード・クランプされています。電源レールを超えて 0.5V 以上スイングする入力信号は、電流を 10 mA 以下に抑える必要があります。

6.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	±1000

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作時周辺温度範囲内 (特に記述のない限り)

		最小値	最大	単位
V_S	電源電圧、 $(V+) - (V-)$	2.7	16	V
V_I	入力電圧範囲	$(V-) - 0.1$	$(V+) + 0.1$	V
V_{IH}	シャットダウン・ピンでの High レベル入力電圧 (アンプはディセーブル)	1.1	$(V+)$	V
V_{IL}	シャットダウン・ピンでの Low レベル入力電圧 (アンプがイネーブル)	$(V-)$	0.2	V
T_A	仕様温度範囲	-40	125	°C

6.4 シングル・チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV9151、TLV9151S			単位
		DBV (SOT-23)		DCK (SC70)	
		5 ピン	6 ピン	5 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	185.7	167.8	202.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	108.2	107.9	101.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	54.5	49.7	47.8	°C/W
Ψ_{JT}	接合部から上面への熱特性パラメータ	31.2	33.9	18.8	°C/W
Ψ_{JB}	接合部から基板への熱特性パラメータ	54.2	49.5	47.4	°C/W

6.4 シングル・チャンネルの熱に関する情報 (continued)

熱評価基準 ⁽¹⁾		TLV9151, TLV9151S			単位
		DBV (SOT-23)		DCK (SC70)	
		5ピン	6ピン	5ピン	
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	N/A	N/A	N/A	°C/W

(1) 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、[SPRA953](#) を参照してください。

6.5 デュアル・チャンネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV9152, TLV9152S						単位
		D (SOIC)	DDF (SOT-23)	DGK (VSSOP)	DSG (WSON)	PW (TSSOP)	RUG (X2QFN)	
		8ピン	8ピン	8ピン	8ピン	8ピン	10ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	138.7	143.5	176.5	77.6	185.1	142.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	78.7	79.9	68.1	93.7	74.0	53.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	82.2	61.6	98.2	43.9	115.7	68.5	°C/W
Ψ_{JT}	接合部から上面への熱特性パラメータ	27.8	5.7	12.0	4.4	12.3	1.0	°C/W
Ψ_{JB}	接合部から基板への熱特性パラメータ	81.4	61.3	96.7	43.9	114.0	68.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	N/A	N/A	N/A	19.0	N/A	N/A	°C/W

(1) 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、[SPRA953](#) を参照してください。

6.6 クワッド・チャンネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV9154				単位
		D (SOIC)	DYY (SOT-23)	PW (TSSOP)	RUC (X2QFN)	
		14ピン	14ピン	14ピン	14ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	101.4	110.6	131.4	125.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	57.6	53.7	51.8	39.8	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	57.3	35.3	75.8	68.0	°C/W
Ψ_{JT}	接合部から上面への熱特性パラメータ	18.5	2.2	7.9	0.8	°C/W
Ψ_{JB}	接合部から基板への熱特性パラメータ	56.9	35.0	74.8	67.8	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	N/A	N/A	N/A	N/A	°C/W

(1) 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、[SPRA953](#) を参照してください。

6.7 電気的特性

$V_S = (V+) - (V-) = 2.7V \sim 16V$ ($\pm 1.35V \sim \pm 8V$), $T_A = 25^\circ C$, $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
オフセット電圧							
V_{OS}	入力オフセット電圧	TLV9151, TLV9152 $V_{CM} = V^-$	$T_A = -40^\circ C \sim 125^\circ C$	± 125	± 750	μV	
				± 780			
		TLV9154 $V_{CM} = V^-$	$T_A = -40^\circ C \sim 125^\circ C$	± 125	± 830		
				± 880			
dV_{OS}/dT	入力オフセット電圧ドリフト		$T_A = -40^\circ C \sim 125^\circ C$	± 0.3		$\mu V/^\circ C$	
PSRR	入力オフセット電圧と電源との関係	$V_{CM} = V^-$, $V_S = 4V \sim 16V$	$T_A = -40^\circ C \sim 125^\circ C$	± 0.3	± 1.6	$\mu V/V$	
		$V_{CM} = V^-$, $V_S = 2.7V \sim 16V^{(2)}$		± 1	± 8.64		
	チャンネル・セパレーション	$f = 0Hz$		5		$\mu V/V$	
入力バイアス電流							
I_B	入力バイアス電流			± 10		pA	
I_{OS}	入力オフセット電流			± 10		pA	
ノイズ							
E_n	入力電圧ノイズ	$f = 0.1Hz \sim 10Hz$		1.8		μV_{PP}	
				0.3		μV_{RMS}	
e_n	入力電圧ノイズ密度	$f = 1kHz$		10.8		nV/\sqrt{Hz}	
		$f = 10kHz$		9.4			
i_N	入力電流ノイズ	$f = 1kHz$		2		fA/\sqrt{Hz}	
入力電圧範囲							
V_{CM}	同相電圧範囲			$(V^-) - 0.1$	$(V^+) + 0.1$	V	
CMRR	同相信号除去比	$V_S = 16V$, $(V^-) - 0.1V < V_{CM} < (V^+) - 2V$ (メイン入力ペア)	$T_A = -40^\circ C \sim 125^\circ C$	99	130	dB	
		$V_S = 4V$, $(V^-) - 0.1V < V_{CM} < (V^+) - 2V$ (メイン入力ペア)		84	100		
		$V_S = 2.7V$, $(V^-) - 0.1V < V_{CM} < (V^+) - 2V$ (メイン入力ペア) ⁽²⁾		75	95		
		$V_S = 2.7V \sim 16V$, $(V^+) - 1V < V_{CM} < (V^+) + 0.1V$ (補助入力ペア)			85		
入力容量							
Z_{ID}	差動			100 3		$M\Omega pF$	
Z_{ICM}	同相			6 1		$T\Omega pF$	

6.7 電気的特性 (continued)

$V_S = (V+) - (V-) = 2.7V \sim 16V$ ($\pm 1.35V \sim \pm 8V$), $T_A = 25^\circ C$, $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
開ループ・ゲイン							
A_{OL}	開ループ電圧ゲイン	$V_S = 16V, V_{CM} = V-(V-) + 0.1V < V_O < (V+) - 0.1V$	$T_A = -40^\circ C \sim 125^\circ C$	120	145		dB
					142		
		$V_S = 4V, V_{CM} = V-(V-) + 0.1V < V_O < (V+) - 0.1V$	$T_A = -40^\circ C \sim 125^\circ C$	104	130	125	
		$V_S = 2.7V, V_{CM} = V-(V-) + 0.1V < V_O < (V+) - 0.1V^{(2)}$	$T_A = -40^\circ C \sim 125^\circ C$	101	120	118	
周波数特性							
GBW	ゲイン帯域幅積				4.5		MHz
SR	スルーレート	$V_S = 16V, G = +1, C_L = 20pF$			21		V/ μs
t_s	セトリング・タイム	0.01% まで、 $V_S = 16V, V_{STEP} = 10V, G = +1, CL = 20pF$			2.5		μs
					1.5		
					2		
					1		
	位相マージン	$G = +1, R_L = 10k\Omega$			60		$^\circ$
	過負荷復帰時間	$V_{IN} \times \text{ゲイン} > V_S$			400		ns
THD+N	全高調波歪 + ノイズ	$V_S = 16V, V_O = 3V_{RMS}, G = 1, f = 1kHz$			0.00021%		
出力							
	レールに対する電圧出力スイング	正および負のレールのヘッドルーム	$V_S = 16V, R_L = \text{無負荷}^{(2)}$		5	10	mV
			$V_S = 16V, R_L = 10k\Omega$		50	55	
			$V_S = 16V, R_L = 2k\Omega$		200	250	
			$V_S = 2.7V, R_L = \text{無負荷}^{(2)}$		1	6	
			$V_S = 2.7V, R_L = 10k\Omega$		5	12	
			$V_S = 2.7V, R_L = 2k\Omega$		25	40	
I_{SC}	短絡電流				± 75		mA
C_{LOAD}	容量性負荷ドライブ				1000		pF
Z_O	開ループの出力インピーダンス	$f = 1MHz, I_O = 0A$			525		Ω
電源							
I_Q	静止電流 (アンプ 1 個あたり)	$I_O = 0A$			560	685	μA
		$I_O = 0A$	$T_A = -40^\circ C \sim 125^\circ C$			750	

6.7 電気的特性 (continued)

$V_S = (V+) - (V-) = 2.7V \sim 16V$ ($\pm 1.35V \sim \pm 8V$), $T_A = 25^\circ C$, $R_L = 10k\Omega$ を $V_S/2$ に接続、 $V_{CM} = V_S/2$, $V_{OUT} = V_S/2$ の場合 (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位	
SHUTDOWN						
I_{QSD}	静止電流 (アンプ 1 個あたり)	$V_S = 2.7V \sim 16V$, すべてのアンプがディセーブル, $SHDN = V- + 2V$		30	45	μA
Z_{SHDN}	シャットダウン時の出力インピーダンス	$V_S = 2.7V \sim 16V$, アンプがディセーブル		10 2		$G\Omega$ pF
V_{IH}	ロジック High スレッショルド電圧 (アンプがディセーブル)	有効な入力が High の場合、SHDN ピンの電圧は最大スレッショルドより高く、かつ $V+$ 以下の必要があります		$(V-) + 0.8$	$(V-) + 1.1$	V
V_{IL}	ロジック Low スレッショルド電圧 (アンプがイネーブル)	有効な入力が Low の場合、SHDN ピンの電圧は最小スレッショルドより低く、かつ $V-$ 以上の必要があります		$(V-) + 0.2$	$(V-) + 0.8$	V
t_{ON}	アンプのイネーブル時間 ⁽¹⁾	$G = +1$, $V_{CM} = V-$, $V_O = 0.1 \times V_S/2$		8		μs
t_{OFF}	アンプのディスエーブル時間 ⁽¹⁾	$V_{CM} = V-$, $V_O = V_S/2$		3		μs
	SHDN ピンの入力バイアス電流 (ピンごとの)	$V_S = 2.7V \sim 16V$, $(V+) \geq SHDN \geq (V-) + 0.9V$		500		nA
		$V_S = 2.7V \sim 16V$, $(V-) \leq SHDN \leq (V-) + 0.7V$		150		







- (1) ディセーブル時間 (t_{OFF}) とイネーブル時間 (t_{ON}) は、SHDN ピンに印加される信号の 50% ポイントと、出力電圧が 10% (ディセーブル) または 90% (イネーブル) レベルに達する時点との間の時間間隔として定義されます。
- (2) 特性だけが規定します。

表 6-1. グラフ一覧

説明	図
オフセット電圧の製造分布	図 6-1
オフセット電圧ドリフトの分布	図 6-2
オフセット電圧と温度との関係	図 6-3、図 6-4
オフセット電圧と同相電圧との関係	図 6-5、図 6-6、図 6-7、図 6-8
オフセット電圧と電源電圧との関係	図 6-9
開ループのゲインおよび位相と周波数との関係	図 6-10
閉ループのゲインおよび位相と周波数との関係	図 6-11
入力バイアス電流と同相電圧との関係	図 6-12
入力バイアス電流と温度との関係	図 6-13
出力電圧スイングと出力電流との関係	図 6-14、図 6-15
CMRR および PSRR と周波数との関係	図 6-16
CMRR と温度との関係	図 6-17
PSRR と温度との関係	図 6-18
0.1Hz～10Hz のノイズ	図 6-19
入力電圧ノイズ・スペクトル密度と周波数との関係	図 6-20
THD+N 比と周波数との関係	図 6-21
THD+N と出力振幅との関係	図 6-22
静止電流と電源電圧との関係	図 6-23
静止電流と温度との関係	図 6-24
開ループの電圧ゲインと温度との関係	図 6-25
開ループの出力インピーダンスと周波数との関係	図 6-26
小信号オーバーシュートと容量性負荷との関係 (出力ステップ 100mV)	図 6-27、図 6-28
位相マージンと容量性負荷との関係	図 6-29
位相反転なし	図 6-30
正の過負荷からの回復	図 6-31
負の過負荷からの回復	図 6-32
小信号ステップ応答 (100mV)	図 6-33、図 6-34
大信号ステップ応答	図 6-35、図 6-36、図 6-37
短絡電流と温度との関係	図 6-38
最大出力電圧と周波数との関係	図 6-39
チャンネル・セパレーションと周波数との関係	図 6-40
EMIRR と周波数との関係	図 6-41

6.8 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 8\text{V}$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 10\text{pF}$ の場合 (特に記述のない限り)



6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続, $C_L = 10\text{pF}$ の場合 (特に記述のない限り)




図 6-7. オフセット電圧と同相電圧との関係




図 6-8. オフセット電圧と同相電圧との関係




図 6-9. オフセット電圧と電源電圧との関係




図 6-10. 開ループのゲインおよび位相と周波数との関係




図 6-11. 閉ループ・ゲインと周波数との関係




図 6-12. 入力バイアス電流と同相電圧との関係

6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続, $C_L = 10\text{pF}$ の場合 (特に記述のない限り)




図 6-13. 入力バイアス電流と温度との関係




図 6-14. 出力電圧スイングと出力電流との関係 (ソース)




図 6-15. 出力電圧スイングと出力電流との関係 (シンク)




図 6-16. CMRR および PSRR と周波数との関係




図 6-17. CMRR と温度との関係 (dB)




図 6-18. PSRR と温度との関係 (dB)

6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続, $C_L = 10\text{pF}$ の場合 (特に記述のない限り)




図 6-19. 0.1Hz~10Hz のノイズ




図 6-20. 入力電圧ノイズのスペクトル密度と周波数との関係




図 6-21. THD+N 比と周波数との関係




図 6-22. THD+N と出力振幅との関係




図 6-23. 静止電流と電源電圧との関係




図 6-24. 静止電流と温度との関係

6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続, $C_L = 10\text{pF}$ の場合 (特に記述のない限り)




図 6-25. 開ループ電圧ゲインと温度との関係 (dB)






図 6-26. 開ループ出力インピーダンスと周波数との関係



G = -1, 出力ステップ 10mV

図 6-27. 小信号オーバーシュートと容量性負荷との関係



G = 1, 出力ステップ 10mV

図 6-28. 小信号オーバーシュートと容量性負荷との関係





図 6-29. 位相マージンと容量性負荷との関係




$V_{IN} = \pm 8\text{V}$, $V_S = V_{OUT} = \pm 17\text{V}$

図 6-30. 位相反転なし

6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 10\text{pF}$ の場合 (特に記述のない限り)



6.8 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 8\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続, $C_L = 10\text{pF}$ の場合 (特に記述のない限り)




図 6-37. 大信号ステップ応答




図 6-38. 短絡電流と温度との関係




図 6-39. 最大出力電圧と周波数との関係




図 6-40. チャネル・セパレーションと周波数との関係




図 6-41. EMIRR (電磁干渉除去比) と周波数との関係

7 詳細説明


7.1 概要

TLV915x ファミリー (TLV9151、TLV9152、TLV9154) は、16V 汎用オペアンプ・ファミリーです。

これらのデバイスは、レール・ツー・レールの入出力、低いオフセット (標準値 $\pm 125\mu\text{V}$)、低いオフセット・ドリフト (標準値 $\pm 0.3\mu\text{V}/^\circ\text{C}$)、4.5MHz の帯域幅などの優れた DC 精度と AC 性能を備えています。

差動および同相入力電圧範囲が広く、大きな出力電流 ($\pm 80\text{mA}$)、高いスルーレート ($21\text{V}/\mu\text{s}$)、低消費電力動作 (標準値 $560\mu\text{A}$)、シャットダウン機能を備えた TLV915x は、産業用途向けの堅牢で高速、高性能オペアンプです。

7.2 機能ブロック図



7.3 機能説明

7.3.1 EMI 除去

TLV915x は、内蔵の電磁干渉 (EMI) フィルタリングを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタル・コンポーネントを組み合わせた高密度実装の基板などのソースから引き起こされる EMI の影響を低減します。EMI 耐性は、回路設計手法により改善可能です。TLV915x は、このような設計の改善を活用しています。テキサス・インスツルメンツは、10MHz から 6GHz までの幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化する機能を開発しました。TLV915x でこのテストを行った結果を、[図 7-1](#) に示します。実際のアプリケーションで一般的に発生する特定の周波数における TLV915x の EMIRR IN+ 値を、[表 7-1](#) に示します。「オペアンプの EMI 除去率」アプリケーション・レポートには、オペアンプに関連する EMIRR 性能の詳細情報が記載されており、www.ti.com からダウンロードできます。




図 7-1. EMIRR テスト

表 7-1. 対象周波数における TLV9151 の EMIRR IN+

周波数	アプリケーションまたは割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、超高周波 (UHF) アプリケーション	73.2dB
900MHz	GSM (モバイル通信) アプリケーション向けのグローバル・システム、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空モバイル、UHF アプリケーション	82.5dB
1.8GHz	GSM アプリケーション、モバイル・パーソナル通信、ブロードバンド、衛星、L バンド (1GHz~2GHz)	89.7dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、モバイル・パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz~4GHz)	93.9dB
3.6 GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	95.7dB
5GHz	802.11a、802.11n、航空通信とナビゲーション、モバイル通信、宇宙と衛星の運用、C バンド (4GHz~8GHz)	98.0dB

7.3.2 過熱保護動作

あらゆるアンプは、内部消費電力によって内部（接合部）の温度が上昇します。この現象を「自己発熱」と呼びます。TLV915x の絶対最大接合部温度は 150°C です。この温度を超えると、デバイスが損傷します。TLV915x には過熱保護機能があり、自己発熱による損傷を低減できます。この保護機能はデバイスの温度を監視し、温度が 170°C を超えるとオペアンプの出力ドライブをオフにします。TLV9151 の消費電力 (0.81W) のために自己発熱が大きくなるアプリケーションの例を、[図 7-2](#) に示します。熱に関する計算から、周囲温度が 65°C の場合、デバイスの接合部温度は 177°C に達することが示されます。しかし、実際のデバイスでは出力ドライブがオフになるので、接合部の温度は安全域に回復します。過熱保護時の回路の動作を、[図 7-2](#) に示します。通常の動作では、デバイスはバッファとして動作し、出力は 3V になります。自己発熱によりデバイスの接合部温度が内部制限値を超えた場合、過熱保護機能によって出力が強制的に高インピーダンス状態になり、出力は抵抗 R_L によってグラウンドにプルダウンされます。過剰な消費電力を引き起こした条件が解消されない場合、出力の障害が修正されるまで、アンプはシャットダウン状態とイネーブル状態をいったりきたりします。




図 7-2. 過熱保護動作

7.3.3 容量性負荷および安定度

TLV915x は抵抗性の出力段を採用しており、中程度の容量性負荷を駆動できます。また、絶縁抵抗を活用することで、大きな容量性負荷を駆動するように簡単に構成できます。ゲインを大きくするとアンプの能力が拡張され、より大きな抵抗性負荷を駆動できるようになります。[図 7-3](#) および [図 7-4](#) を参照してください。アンプが動作時に安定するかどうか判断するには、オペアンプの回路構成、レイアウト、ゲイン、出力負荷など、いくつかの要因を考慮します。




図 7-3. 小信号オーバーシュートと容量性負荷との関係
(出力ステップ 10mV、 $G = 1$)




図 7-4. 小信号オーバーシュートと容量性負荷との関係
(出力ステップ 10mV、 $G = -1$)

ユニティ・ゲイン構成で駆動能力を高めるため、[図 7-5](#) に示すように、小さな抵抗 R_{ISO} を出力と直列に挿入し、容量性負荷の駆動能力を増やします。この抵抗は、リングングを大幅に低減し、純粋な容量性負荷に対して DC 性能を維持します。ただし、容量性負荷と抵抗性負荷が並列に接続されている場合、分圧回路が生まれるため、出力にゲイン誤差が生じ、出力スイングがわずかに減少します。発生する誤差は R_{ISO}/R_L の比に比例し、一般に低い出力レベルでは無視できます。TLV915x は容量性負荷の駆動能力が大きいので、リファレンス・バッファ、MOSFET ゲート・ドライブ、ケーブル・シ

ールド・ドライブなどのアプリケーションに最適です。図 7-5 に示す回路は、絶縁抵抗 R_{iso} を使用してオペアンプの出力を安定させます。 R_{iso} は、システムの開ループ・ゲインを変更して位相マージンを増やします。




図 7-5. TLV9151 により容量性負荷の駆動能力を拡張

7.3.4 同相電圧範囲

TLV915x は 16V のレール・ツー・レール入力オペアンプで、入力同相範囲がどちらの電源レールよりも 200mV 拡張されています。図 7-6 に示すように、相補型 N チャンネルと P チャンネルの差動入力ペアを並列接続することで、この広い範囲を実現しています。N チャンネル・ペアは、正のレールに近い入力電圧、通常は $(V+) - 1V$ から、正電源を 100mV 上回る電圧でアクティブになります。P チャンネル・ペアは、負の電源電圧より 100mV 下から、ほぼ $(V+) - 2V$ までの入力でアクティブになります。小さな遷移領域、通常は $(V+) - 2V$ から $(V+) - 1V$ において、両方の入力ペアがオンになります。この遷移領域は、プロセスの差異に応じて多少変化する可能性があります。また、この領域内では PSRR、CMRR、オフセット電圧、オフセット・ドリフト、ノイズ、THD の性能が、領域外で動作するときよりも低下する可能性があります。

入力電圧オフセットに関して、デバイスの標準的な遷移領域の詳細を、図 6-5 に示します。

同相電圧範囲と PMOS/NMOS ペアの相互作用の詳細については、「[相補型ペア入力段を持つオペアンプ](#)」アプリケーション・ノートを参照してください。




図 7-6. レール・ツー・レール入力段

7.3.5 位相反転の防止

TLV915x ファミリーには、位相反転の保護機能が搭載されています。多くのオペアンプでは、入力が高線形同相範囲を超えて駆動されると、位相反転が発生します。この条件が最も多く発生するのは非反転回路で、入力が指定された同相電圧範囲を超えて駆動されると、出力は逆のレールに反転します。TLV915x はレール・ツー・レール入力のオペアンプなので、同相範囲はレールまで拡張できます。入力信号がレールを超えても位相反転は起きません。代わりに、出力は適切なレールに制限されます。この特性を、図 7-7 に示します。位相反転の詳細については、「[相補型ペア入力段を持つオペアンプ](#)」アプリケーション・ノートを参照してください。




図 7-7. 位相反転なし

7.3.6 電氣的オーバーストレス

設計者は多くの場合、オペアンプが電氣的オーバーストレス (EOS) にどの程度耐えられるのかという質問をします。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には電氣的ストレスの制限が定められており、使用される半導体の製造プロセスの電圧ブレイクダウン特性と、ピンに接続される特定の回路によって決定されます。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電氣的オーバーストレス・イベントとの関連性を十分に理解しておく役に立ちます。TLV915x に含まれる ESD 回路の図を、[図 7-8](#) に示します (破線で囲まれている部分)。ESD 保護回路には、いくつかの電流ステアリング・ダイオードが含まれており、これらは入力ピンや出力ピンから接続され、内部の電源ラインに戻るようルーティングされます。これらのダイオードは、オペアンプ内部の吸収デバイスや電源 ESD セルで接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。




図 7-8. 代表的な回路アプリケーションと比較して等価な内部 ESD 回路

ESD イベントは持続時間が非常に短く、電圧が非常に高い (例: 1kV、100ns) のに対して、EOS イベントは持続時間が長く、電圧も低くなります (例: 50V、100ms)。ESD ダイオードは、回路外の ESD 保護 (つまり、PCB に半田付けする前にデバイスの組み立て、テスト、保管を行うとき) を目的として設計されています。ESD イベントの間、ESD 信号は ESD ステアリング・ダイオードを通過して吸収回路 (「ESD 電源回路」とラベル付けされています) に渡されます。ESD 吸収回路は、電源を安全なレベルにクランプします。

この動作は回路外保護のためには必要なものですが、回路内でこの動作をアクティブにすると、過大な電流と損傷が発生します。過渡電圧サプレッサ (TVS) を使用すると、回路内の ESD イベント発生時に ESD 吸収回路がオンになることで生じる損傷を防止できます。外部の電流制限抵抗と TVS ダイオードを使用すると、適切な機能と ESD 保護を確保できます。

7.3.7 過負荷からの回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインのいずれかが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力デバイスは飽和領域に入ります。デバイスが飽和領域に入った後、出力デバイスのチャージ・キャリアは線形状態に回復するための時間を必要とします。チャージ・キャリアが線形状態に戻ると、デバイスは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。TLV915x の過負荷復帰時間は約 500ns です。

7.3.8 代表的な仕様と分布

設計者は多くの場合、より堅牢な回路を設計するため、アンプの標準仕様について質問します。プロセス・テクノロジーや製造手順には自然に差異が発生するため、アンプのすべての仕様は、アンプの入力オフセット電圧など、理想的な値からある程度の偏差が生じます。これらの偏差は多くの場合、ガウス分布 (正規分布またはベル曲線) に従います。回路設計者は、「電気的特性」表に最小値または最大値の仕様がな場合でも、この情報を活用してシステムの最低限の品質を確保できます。




図 7-9. 理想的なガウス分布

分布の例を、図 7-9 に示します。ここで、 μ (ミュー) は分布の平均値、 σ (シグマ) はシステムの標準偏差です。このような分布を示す仕様では、すべてのユニットのうち約 2/3 (68.26%) の値は、平均値から 1 標準偏差、すなわち 1 シグマ ($\mu - \sigma$ から $\mu + \sigma$ まで) 以内と推定できます。

「電気的特性」表の「標準値」列に記載されている値は、仕様に応じてさまざまな方法で表現されます。一般的な目安として、仕様の性質上平均値が 0 以外の場合 (ゲイン帯域幅など)、標準値は平均値 (μ) と等しくなります。ただし、入力オフセット電圧のように、その性質上仕様の平均値が 0 に近い場合、最も正確に標準値を表すため、標準値は平均値に 1 標準偏差を加えた値 ($\mu + \sigma$) と等しくなります。

このグラフを使用して、ユニット内の仕様のおおよその確率を計算できます。たとえば TLV915x の場合、入力電圧オフセットの標準値は 125 μ V なので、すべての TLV915x デバイスのうち 68.2% は -125 μ V ~ 125 μ V のオフセットを持つと予想されます。4 σ ($\pm 500\mu$ V) では、分布の 99.9937% のオフセット電圧は $\pm 500\mu$ V 未満です。これは、母集団のうちこの制限値を超えているものは 0.0063%、15,873 ユニットのうち約 1 個ということです。

仕様の最小値または最大値の列に値が記載されているものは TI によって保証されており、これらの制限値を超えたユニットは生産から除去されます。たとえば、TLV915x ファミリの最大オフセット電圧は 25°C において 675 μ V で、これは約 5 σ (約 170 万ユニットのうち 1 つ) に相当し、確率としては非常に低いため、TI はオフセット電圧が 675 μ V を超えるユニットが生産から除去されることを保証しています。

最小値または最大値の列に値が記載されていない仕様については、アプリケーションに十分な余裕のあるシグマ値を選択し、この値を使用してワーストケース条件を設計することを検討してください。たとえば、6 σ の値は約 5 億ユニットのうち 1 つです。これは非常に可能性が低く、システム的设计で大きな余裕を持たせるために適切な可能性があります。この場合、TLV915x ファミリーにはオフセット電圧ドリフトの最大値または最小値はありませんが、[図 6-2](#) および「電気的特性」表の標準値である 0.3 μ V/°C に基づいて、オフセット電圧ドリフトの 6 σ 値は約 1.8 μ V/°C と計算できます。ワーストケースのシステム条件を設計する場合、この値を使用すると、実際の最小値または最大値を使用せずに、温度範囲全体で可能性があるワーストケースのオフセットを推定できます。

ただし、時間の経過に伴うプロセスの変動と調整によって、標準偏差と平均値の標準値が変動する可能性があるため、仕様の最小値または最大値の列に値が記載されていないものについて、TI はデバイスの性能を保証できません。この情報は、デバイスの性能を推定する目的でのみ使用する必要があります。

7.3.9 露出サーマル・パッド付きパッケージ

TLV915x ファミリーは、露出サーマル・パッド付きの WSON-8 (DSG) パッケージで供給されます。パッケージ内で、ダイは導電性コンパウンドを使用して、このサーマル・パッドに取り付けられます。このため、露出サーマル・パッド付きのパッケージを使用する場合、サーマル・パッドは V- に接続するか、フローティングのままにする必要があります。V- 以外の電位にサーマル・パッドを取り付けることは許可されず、これを行った場合にデバイスの性能は保証されません。

7.3.10 シャットダウン

TLV915xS デバイスには、オペアンプをディセーブルして低消費電力のスタンバイ・モードに移行する 1 つ以上のシャットダウン・ピン (SHDN) が搭載されています。このモードでは、オペアンプの消費電流は通常約 30 μ A です。SHDN ピンはアクティブ High なので、SHDN ピンへの入力が有効なロジック High のとき、シャットダウン・モードがイネーブルになります。このアンプは、SHDN ピンへの入力が有効なロジック Low のときイネーブルになります。

SHDN ピンは、オペアンプの負の電源レールを基準としています。シャットダウン機能のスレッショルドは約 800mV (標準値) で、電源電圧に応じて変化しません。スムーズなスイッチング特性を確保するため、スイッチング・スレッショルドにはヒステリシスが含まれています。最適なシャットダウン動作を確保するため、SHDN ピンは有効なロジック信号で駆動する必要があります。有効なロジック Low は、V- と V- + 0.2V の間の電圧と定義され、有効なロジック High は、V- + 1.1V と V+ の間の電圧と定義されます。シャットダウン・ピン回路にはプルダウン抵抗が内蔵されており、シャットダウン・ピンが駆動されていなければ、ピンの電圧は本質的に負の電源レールにプルダウンされます。したがって、アンプをイネーブルするには、SHDN ピンをフローティングのままにするか、有効なロジック Low に駆動します。アンプをディセーブルするには、SHDN ピンを有効なロジック High に駆動する必要があります。SHDN ピンで許容される最高電圧は V+ です。

SHDN ピンは高インピーダンスの CMOS 入力です。シングルおよびデュアル・オペアンプ・パッケージのチャンネルは独立して制御され、クワッド・オペアンプ・パッケージのチャンネルはペアで制御されます。バッテリー駆動のアプリケーションでは、この機能を使用することによって平均電流を大幅に低下させ、バッテリー駆動時間を延長することができます。シャットダウンからの標準的なイネーブル時間は 8 μ s、ディセーブル時間は 3 μ s です。ディセーブル状態のとき、出力は高インピーダンス状態です。このアーキテクチャにより、TLV915xS ファミリーはゲート付きアンプ、マルチプレクサ、またはプログラマブル・ゲイン・アンプとして動作できます。シャットダウン時間 (t_{OFF}) は負荷条件に依存し、負荷抵抗が増加すると増加します。特定のシャットダウン時間内にシャットダウン (ディセーブル) を確実に実行するには、指定された 10k Ω 負荷を中間電源 ($V_S/2$) に接続する必要があります。TLV915xS を負荷なしで使用すると、結果的にターンオフ時間が大幅に増加します。

7.4 デバイスの機能モード

TLV915x には単一機能モードがあり、電源電圧が 2.7V ($\pm 1.35V$) を上回ると動作します。TLV915x の最大電源電圧は 16V ($\pm 8V$) です。

TLV915xS デバイスにはシャットダウン・ピンがあり、オペアンプを低消費電力モードに設定するために使用できます。詳細については、「[シャットダウン](#)」セクションを参照してください。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TLV915x ファミリーは、DC 精度と DC 性能が優れています。これらのデバイスは、最高 16V の電源レールで動作し、真のレール・ツー・レール入出力、低オフセット電圧、オフセット電圧ドリフトに加えて、4.5MHz の帯域幅と、高い出力駆動を実現しています。TLV915x は、これらの特長を持つ、高電圧産業用アプリケーション向けの、堅牢で高性能なオペアンプです。

8.2 代表的なアプリケーション

8.2.1 ローサイド電流測定

ローサイド電流センシング・アプリケーションに構成された TLV9151 を、[図 8-1](#) に示します。理論、計算、シミュレーション、測定データを含む[図 8-1](#) の回路の完全な分析については、「TI Precision Design TIPD129、0A~1A のシングル電源ローサイド電流センシング・ソリューション」を参照してください。




図 8-1. ローサイド電流センシング・アプリケーションの TLV9151

8.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流: 0A~1A
- 出力電圧: 4.9V
- 最大シャント電圧: 100mV

8.2.1.2 詳細な設計手順

図 8-1 の回路の伝達関数は、式 1 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times \text{Gain} \quad (1)$$

負荷電流 (I_{LOAD}) により、シャント抵抗 (R_{SHUNT}) の両端で電圧降下が発生します。負荷電流は 0A~1A に設定されます。最大負荷電流時にシャント電圧を 100mV 未満に維持するには、式 2 を使用して最大シャント抵抗を定義します。

$$R_{SHUNT} = \frac{V_{SHUNT_MAX}}{I_{LOAD_MAX}} = \frac{100\text{mV}}{1\text{A}} = 100\text{m}\Omega \quad (2)$$

式 2 から、 R_{SHUNT} は 100m Ω と計算されます。 I_{LOAD} と R_{SHUNT} によって生成される電圧降下は、TLV9151 によって増幅され、0V~4.9V の出力電圧を生成します。TLV9151 が必要な出力電圧を生成するために要求するゲインは、式 3 で計算されます。

$$\text{Gain} = \frac{(V_{OUT_MAX} - V_{OUT_MIN})}{(V_{IN_MAX} - V_{IN_MIN})} \quad (3)$$

式 3 から、必要なゲインは 49V/V と計算されます。これは抵抗 R_F と R_G で設定します。TLV9151 のゲインを 49V/V に設定するための抵抗 R_F と R_G のサイズは、式 4 で計算します。

$$\text{Gain} = 1 + \frac{(R_F)}{(R_G)} \quad (4)$$

R_F を 360k Ω とすると、 R_G は 7.5k Ω と計算されます。 R_F と R_G は、標準の値の抵抗で 49:1 の比率を生み出せるよう、360k Ω と 7.5k Ω を選択します。49:1 の比率にできるなら、他の抵抗を使用してもかまいません。図 8-1 に示す回路で測定された伝達関数を、図 8-2 に示します。

8.2.1.3 アプリケーション曲線




図 8-2. ローサイド、電流センス、伝達関数

9 電源に関する推奨事項

TLV915x は 2.7V～16V ($\pm 1.35V \sim \pm 8V$) で動作が規定されており、多くの仕様は $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ で適用されます。動作電圧または温度に関して大きな変動をもたらす可能性のあるパラメータについては、「[代表的特性](#)」を参照してください。

注意

16V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。「[絶対最大定格](#)」を参照してください。

電源ピンの近くに $0.1\mu\text{F}$ のバイパス・コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス・コンデンサの配置の詳細については、「[レイアウト](#)」セクションを参照してください。

10 レイアウト

10.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- ノイズが回路全体の電源ピンとオペアンプ自体を經由して、アナログ回路に伝播することがあります。バイパス・コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給し、結合ノイズを低減するために使用されます。
 - 各電源ピンとグランドとの間に、低 ESR の $0.1\mu\text{F}$ セラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して単一のバイパス・コンデンサを接続します。
- 回路のアナログ部とデジタル部のグランド配線を分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、マルチレイヤ PCB 上の 1 つ以上の層はグランド・プレーン専用です。グランド・プレーンは熱の分散に役立ち、EMI ノイズのピックアップを低減します。グランド電流の流れに注意して、デジタル・グランドとアナログ・グランドが物理的に分離されていることを確認します。
- 寄生カップリングを低減するには、入力配線を電源や出力の配線からできるだけ離して配置します。これらの配線を離しておけない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに効果的です。
- 外付け部品は、可能な限りデバイスに近く配置します。[図 10-2](#) に示すように、RF と RG を反転入力に近づけて配置すると、寄生容量が最小化されます。
- 入力の配線はできる限り短くします。入力配線は回路の最も敏感な部分であることを決して忘れないでください。
- 重要な配線の周囲に、駆動される低インピーダンスのガード・リングの配置を検討します。ガード・リングを使用すると、付近に存在する、さまざまな電位の配線からのリーク電流を大幅に低減できます。
- 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
- 高精度の集積回路では、プラスチック・パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに取り込まれた水分を除去することを推奨します。ほとんどの場合、清掃後に 85°C で 30 分間の低音ベーキングを行えば十分です。

10.2 レイアウト例




図 10-1. 略図




図 10-2. 非反転構成のオペアンプ基板のレイアウト

11 デバイスおよびドキュメントのサポート

11.1 デバイスのサポート

11.1.1 開発サポート

11.1.1.1 TINA-TI™ (無料のダウンロード・ソフトウェア)

TINA™ は、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション・プログラムです。TINA-TI は、TINA ソフトウェアの全ての機能を持つ無償バージョンで、パッシブ・モデルとアクティブ・モデルに加えて、マクロ・モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック・スタート・ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI フォルダから、無料の TINA-TI ソフトウェアをダウンロードしてください。

11.1.1.2 TI Precision Designs

TLV915x はいくつかの TI Precision Designs に使用されており、これらは <http://www.ti.com/ww/en/analog/precision-designs/> からオンラインで入手できます。TI Precision Designs は、TI の高精度アナログ・アプリケーションの専門家により作成されたアナログ・ソリューションで、多くの有用な回路に関して、動作理論、コンポーネント選択、シミュレーション、完全な PCB 回路図とレイアウト、部品表、性能測定結果を提供します。

11.2 ドキュメントのサポート

11.2.1 関連資料

テキサス・インスツルメンツ、『[アナログ・エンジニア向け回路クックブック: アンプ](#)』

テキサス・インスツルメンツ、『[AN-31 アンプ回路コレクション](#)』

11.3 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on ti.com. Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

11.4 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

11.5 商標

TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

TI E2E™ is a trademark of Texas Instruments.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

すべての商標は、それぞれの所有者に帰属します。

11.6 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

11.7 Glossary

[TI Glossary](#)

This glossary lists and explains terms, acronyms, and definitions.

12 メカニカル、パッケージ、および注文情報

以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版については、左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TLV91511DBVR	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	T51V	Samples
TLV91511DCKR	ACTIVE	SC70	DCK	5	3000	RoHS & Green	SN	Level-2-260C-1 YEAR	-40 to 125	1HD	Samples
TLV91511SIBVR	ACTIVE	SOT-23	DBV	6	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	T91S	Samples
TLV91521DDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T52F	Samples
TLV91521DGKR	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	27TT	Samples
TLV91521DR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9152D	Samples
TLV91521DSGR	ACTIVE	WSON	DSG	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T52G	Samples
TLV91521PWR	ACTIVE	TSSOP	PW	8	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9152P	Samples
TLV91521SIRUGR	ACTIVE	X2QFN	RUG	10	3000	RoHS & Green	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	GSF	Samples
TLV91541DR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9154D	Samples
TLV91541DYR	ACTIVE	SOT-23-THIN	DYY	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9154I	Samples
TLV91541PWR	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	(TL9154, TL9154PW)	Samples
TLV91541RUCR	ACTIVE	QFN	RUC	14	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	I5F	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

- (3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV9151, TLV9152, TLV9154 :

- Automotive : [TLV9151-Q1](#), [TLV9152-Q1](#), [TLV9154-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9151IDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9151IDCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9151SIDBVR	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9152IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9152IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TLV9152IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9152IDSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9152IPWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9152SIRUGR	X2QFN	RUG	10	3000	178.0	8.4	1.75	2.25	0.56	4.0	8.0	Q1
TLV9154IDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9154IDYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9154IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9154IRUCR	QFN	RUC	14	3000	180.0	9.5	2.16	2.16	0.5	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9151IDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9151IDCKR	SC70	DCK	5	3000	190.0	190.0	30.0
TLV9151SIDBVR	SOT-23	DBV	6	3000	210.0	185.0	35.0
TLV9152IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9152IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV9152IDR	SOIC	D	8	2500	356.0	356.0	35.0
TLV9152IDSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9152IPWR	TSSOP	PW	8	2000	356.0	356.0	35.0
TLV9152SIRUGR	X2QFN	RUG	10	3000	205.0	200.0	33.0
TLV9154IDR	SOIC	D	14	2500	356.0	356.0	35.0
TLV9154IDYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9154IPWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9154IRUCR	QFN	RUC	14	3000	205.0	200.0	30.0

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

D0014A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DDF0008A



PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X




4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

RUG (R-PQFP-N10)

PLASTIC QUAD FLATPACK




10X	0,10	(M)	C	A	B
	0,05	(M)	C		

4208528-3/B 04/2008

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. QFN (Quad Flatpack No-Lead) package configuration.
 - D. This package complies to JEDEC MO-288 variation X2EFD.

RUG (R-PQFP-N10)



4210299-3/A 06/09

- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Publication IPC-7351 is recommended for alternate designs.
 - D. Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.
 - E. Maximum stencil thickness 0,127 mm (5 mils). All linear dimensions are in millimeters.
 - F. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - G. Side aperture dimensions over-print land for acceptable area ratio > 0.66. Customer may reduce side aperture dimensions if stencil manufacturing process allows for sufficient release at smaller opening.



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4214834/F 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/F 08/2024

NOTES: (continued)


- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/F 08/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DSG 8

WSON - 0.8 mm max height

2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A

DSG0008A



PACKAGE OUTLINE

WSON - 0.8 mm max height


PLASTIC SMALL OUTLINE - NO LEAD



ALTERNATIVE TERMINAL SHAPE TYPICAL



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4218900/E 08/2022

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

PW0014A



PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0008A



PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RUC 14

X2QFN - 0.4 mm max height

2 x 2, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4229871/A

EXAMPLE BOARD LAYOUT


RUC0014A

X2QFN - 0.4 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 23X



SOLDER MASK DETAILS

4220584/A 05/2019

NOTES: (continued)


- 3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RUC0014A

X2QFN - 0.4 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.100mm THICK STENCIL
SCALE: 23X

4220584/A 05/2019

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated