

ExpressCard™パワー・インターフェイス・スイッチ

特長

- ExpressCard™スタンダードに準拠
(ExpressCard/34またはExpressCard/54)
- ExpressCard™要求チェックリストに適合
- ExpressCard™インプリメンテーション・ガイドラインを完全に満足
- WAKE機能を持つシステムをサポート
- TTLロジック対応入力
- 短絡保護と過熱保護
- 周囲動作温度範囲：-40°C~85°C
- 20ピンTSSOP、20ピンQFN、または24ピンPowerPAD™ HTSSOPパッケージで供給
(シングル)
- 32ピンPowerPAD™ HTSSOPパッケージで供給
(デュアル)


アプリケーション

- ノート・パソコン
- デスクトップ・パソコン
- PDA
- デジタル・カメラ
- テレビおよびセットトップ・ボックス

概要

TPS2231およびTPS2236 ExpressCardパワー・インターフェイス・スイッチは、ExpressCard仕様で必要とされるトータルな電源管理ソリューションを提供します。TPS2231およびTPS2236 ExpressCardパワー・インターフェイス・スイッチは、ExpressCardソケットに対して3.3V、AUX、および1.5Vを供給します。各電圧レールは、内蔵の電流制限回路によって保護されます。

TPS2231は、1スロットのExpressCard/34またはExpressCard/54



PowerPAD™はテキサス・インスツルメンツの商標です。ExpressCardはPersonal Computer Memory CardInternational Associationの商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI) が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

ソケットを持つシステムをサポートします。TPS2236は、2スロットのExpressCardソケットを持つシステムをサポートします。

TPS2231およびTPS2236の応用機器には、ノート・パソコン、デスクトップ・パソコン、PDA、デジタル・カメラなどがあります。



静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

供給オプション

T _A	NUMBER OF CHANNELS	PACKAGED DEVICES ⁽¹⁾		
		TSSOP	PowerPAD HTSSOP	QFN
-40°C to 85°C	Single	TPS2231PW	TPS2231PWP	TPS2231RGP
	Dual		TPS2236DAP	

(1) パッケージはテープ/リールでも供給できます。デバイス・タイプの末尾にRを付けてください(すなわち、TPS2231PWP_R)。

絶対最大定格

動作温度範囲内(特に記述のない限り)⁽¹⁾

			TPS223x	UNIT	
V _I	Input voltage range for card power	V _{I(3.3VIN)}	-0.3 to 6	V	
		V _{I(1.5VIN)}	-0.3 to 6	V	
		V _{I(AUXIN)}	-0.3 to 6	V	
Logic input/output voltage			-0.3 to 6	V	
V _O	Output voltage range	V _{O(3.3VOUT)}	-0.3 to 6	V	
		V _{O(1.5VOUT)}	-0.3 to 6	V	
		V _{O(AUXOUT)}	-0.3 to 6	V	
Continuous total power dissipation			See Dissipation Rating Table		
I _O	Output current	I _{O(3.3VOUT)}	Internally limited		
		I _{O(AUXOUT)}	Internally limited		
		I _{O(1.5VOUT)}	Internally limited		
OC sink current			10	mA	
PERST sink/source current			10	mA	
T _J	Operating virtual junction temperature range		-40 to 120	°C	
T _{stg}	Storage temperature range		-55 to 150	°C	
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds			260	°C	
ESD	Electrostatic discharge protection	Human body model (HBM) MIL-STD-883C	TPS2231	2	kV
			TPS2236, all pins except PERST _x and OC _x		
		Charge device model (CDM)	TPS2236, PERST _x and OC _x	1.5	kV
			500	V	

(1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

定格消費電力(熱抵抗 = °C/W)

PACKAGE	T _A ≤ 25°C POWER RATING	DERATING FACTOR ABOVE T _A = 25°C	T _A = 70°C POWER RATING	T _A = 85°C POWER RATING
PW (20) ⁽¹⁾	704.2 mW	7.41 mW/°C	370.6 mW	259.5 mW
PWP (24) ⁽¹⁾	3153 mW	33.19 mW/°C	1659.5 mW	1161.6 mW
RGP (20) ⁽²⁾	3277.5 mW	34.5 mW/°C	1725 mW	1207.3 mW

(1) これらのデバイスは、JEDECのlow-k基板(面上に2オンスのトレース)に実装されています(表中では、最大接合部温度を120°Cと仮定しています)。最良の熱特性が必要な場合は、デバイス上のパワーパッドを基板上的パワーパッドに半田付けしてください。

(2) このデバイスは、JEDECのJES051.5 high-k基板(2信号、2プレーン)に実装されています。表中では、最大接合部温度を120°Cと仮定しています。

定格消費電力 (熱抵抗 = °C/W) (続き)

PACKAGE	T _A ≤ 25°C POWER RATING	DERATING FACTOR ABOVE T _A = 25°C	T _A = 70°C POWER RATING	T _A = 85°C POWER RATING
DAP (32) ⁽¹⁾ PowerPAD not soldered down	993.4 mW	10.46 mW/°C	522.8 mW	366 mW
DAP (32) ⁽¹⁾	4040.8 mW	42.55 mW/°C	2126.8 mW	1488.7 mW

推奨動作条件

			MIN	MAX	UNIT
V _{I(3.3VIN)}	Input voltage	3.3VIN is only required for its respective functions	3	3.6	V
V _{I(1.5VIN)}		1.5VIN is only required for its respective functions	1.35	1.65	
V _{I(AUXIN)}		AUXIN is required for all circuit operations	3	3.6	
I _{O(3.3VOUT)}	Continuous output current	T _J = 120°C	0	1.3	A
I _{O(1.5VOUT)}			0	650	mA
I _{O(AUXOUT)}			0	275	mA
T _J	Operating virtual junction temperature		-40	120	°C

電気的特性

T_J = 25°C, V_{I(3.3VIN)} = V_{I(AUXIN)} = 3.3V, V_{I(1.5VIN)} = 1.5V, V_{I(/SHDNx)}, V_{I(/STBYx)} = 3.3V, V_{I(/CPPEX)} = V_{I(/CPUSBx)} = 0V, V_{I(/SYSRST)} = 3.3V, OCx, RCLKENx, および PERSTx はオープン、電圧出力はすべて無負荷 (特に記述のない限り)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
POWER SWITCH						
Power switch resistance	3.3VIN to 3.3VOUT with two switches on for dual	T _J = 25°C, I = 1300 mA each	45		68	mΩ
		T _J = 100°C, I = 1300 mA each				
	1.5VIN to 1.5VOUT With two switches on for dual	T _J = 25°C, I = 650 mA each	46		70	mΩ
		T _J = 100°C, I = 650 mA each				
AUXIN to AUXOUT with two switches on for dual	T _J = 25°C, I = 275 mA each	120		200	mΩ	
	T _J = 100°C, I = 275 mA each					
R _(DIS_FET)	Discharge resistance on 3.3V/1.5V/AUX outputs	V _{I(/SHDNx)} = 0 V, I _(discharge) = 1 mA	100		500	Ω
I _{OS}	Short-circuit output current ⁽¹⁾	I _{OS(3.3VOUT)} (steady-state value)	1.35	2	2.5	A
		I _{OS(1.5VOUT)} (steady-state value)	0.67	1	1.3	A
		I _{OS(AUXOUT)} (steady-state value)	275	450	600	mA
Thermal shutdown	Trip point, T _J	Rising temperature, not in overcurrent condition	155	165		°C
		Overcurrent condition	120	130		
	Hysteresis			10		
Current-limit response time	From short to the 1 st threshold within 1.1 times of final current limit, T _J = 25°C	V _{O(3.3VOUT)} with 100-mΩ short		43	100	μs
		V _{O(1.5VOUT)} with 100-mΩ short, TPS2231		100	140	
		V _{O(1.5VOUT)} with 100-mΩ short, TPS2236		110	150	
		V _{O(AUXOUT)} with 100-mΩ short		38	100	
I _I	Normal operation of TPS2236	I _{I(AUXIN)}		125	200	μA
		I _{I(3.3VIN)}		17.5	25	
		I _{I(1.5VIN)}		5.5	15	
	Normal operation of TPS2231	I _{I(AUXIN)}		85	150	μA
		I _{I(3.3VIN)}		10	15	
		I _{I(1.5VIN)}		2.5	10	

(1) バルス・テスト手法により、接合部温度を周囲温度に近い値に保持しています。熱による影響を別途考慮する必要があります。

電気的特性 (続き)

$T_J = 25^\circ\text{C}$, $V_{I(3.3\text{VIN})} = V_{I(\text{AUXIN})} = 3.3\text{V}$, $V_{I(1.5\text{VIN})} = 1.5\text{V}$, $V_{I(\text{SHDNx})} = V_{I(\text{STBYx})} = 3.3\text{V}$, $V_{I(\text{CPPEx})} = V_{I(\text{CPUSBx})} = 0\text{V}$, $V_{I(\text{SYSRST})} = 3.3\text{V}$, $\overline{\text{OCx}}$, RCLKENx , および $\overline{\text{PERSTx}}$ はオープン、電圧出力はすべて無負荷 (特に記述のない限り)

PARAMETER			TEST CONDITIONS	MIN	TYP	MAX	UNIT		
I_i	Total input quiescent current	Normal operation of TPS2236	$I_{I(\text{AUXIN})}$	Outputs are unloaded, $T_J[-40, 120^\circ\text{C}]$ (include $\overline{\text{CPPEx}}$ and $\overline{\text{CPUSBx}}$ logic pullup currents)	200	320	μA		
			$I_{I(3.3\text{VIN})}$		17.5	25			
			$I_{I(1.5\text{VIN})}$		5.5	15			
		Normal operation of TPS2231	$I_{I(\text{AUXIN})}$		120	210	μA		
			$I_{I(3.3\text{VIN})}$		10	15			
			$I_{I(1.5\text{VIN})}$		2.5	10			
	Shutdown mode of TPS2236	$I_{I(\text{AUXIN})}$	$I_{I(3.3\text{VIN})}$	$\overline{\text{CPUSB}} = \overline{\text{CPPE}} = 0\text{V}$, $\overline{\text{SHDN}} = 0\text{V}$ (discharge FETs are on) (include $\overline{\text{CPPEx}}$ and $\overline{\text{CPUSBx}}$ logic pullup currents and $\overline{\text{SHDN}}$ pullup current) $T_J[-40, 120^\circ\text{C}]$	250	440	μA		
					$I_{I(1.5\text{VIN})}$	3.5		20	
					$I_{I(1.5\text{VIN})}$	0.1		20	
		Shutdown mode of TPS2231	$I_{I(\text{AUXIN})}$		$I_{I(3.3\text{VIN})}$	144	270	μA	
						$I_{I(3.3\text{VIN})}$	3.5		10
						$I_{I(1.5\text{VIN})}$	0.5		10
$I_{\text{kg(FWD)}}$	TPS2236	$I_{I(\text{AUXIN})}$	$\overline{\text{SHDN}} = 3.3\text{V}$, $\overline{\text{CPUSB}} = \overline{\text{CPPE}} = 3.3\text{V}$ (no card present, discharge FETs are on); current measured at input pins $T_J = 120^\circ\text{C}$, includes RCLKEN pullup current	40	100	μA			
				$I_{I(3.3\text{VIN})}$	0.1		100		
				$I_{I(1.5\text{VIN})}$	0.1		100		
	TPS2231	$I_{I(\text{AUXIN})}$		$I_{I(3.3\text{VIN})}$	20	50	μA		
					$I_{I(3.3\text{VIN})}$	0.1		50	
					$I_{I(1.5\text{VIN})}$	0.1		50	
$I_{\text{kg(RVS)}}$	Reverse leakage current (TPS2236 and TPS2231)	$I_{I(\text{AUXOUT})}$	$V_{O(\text{AUXOUT})} = V_{O(3.3\text{VOUT})} = 3.3\text{V}$; $V_{O(1.5\text{VOUT})} = 1.5\text{V}$; All voltage inputs are grounded (current measured from output pins going in)	$T_J = 25^\circ\text{C}$	0.1	10	μA		
				$T_J = 120^\circ\text{C}$		50			
		$I_{I(3.3\text{VOUT})}$		$T_J = 25^\circ\text{C}$	0.1	10	μA		
				$T_J = 120^\circ\text{C}$		50			
		$I_{I(1.5\text{VOUT})}$		$T_J = 25^\circ\text{C}$	0.1	10	μA		
				$T_J = 120^\circ\text{C}$		50			
LOGIC SECTION ($\overline{\text{SYSRST}}$, $\overline{\text{SHDNx}}$, $\overline{\text{STBYx}}$, $\overline{\text{PERSTx}}$, RCLKENx, $\overline{\text{OCx}}$, $\overline{\text{CPUSBx}}$, $\overline{\text{CPPEx}}$)									
Logic input supply current	$I_{I(\text{SYSRST})}$	Input	$\overline{\text{SYSRST}} = 3.6\text{V}$, sinking	0	1	μA			
			$\overline{\text{SYSRST}} = 0\text{V}$, sourcing	10	30				
	$I_{I(\text{SHDNx})}$	Input	$\overline{\text{SHDNx}} = 3.6\text{V}$, sinking	0	1	μA			
			$\overline{\text{SHDNx}} = 0\text{V}$, sourcing	10	30				
	$I_{I(\text{STBYx})}$	Input	$\overline{\text{STBYx}} = 3.6\text{V}$, sinking	0	1	μA			
			$\overline{\text{STBYx}} = 0\text{V}$, sourcing	10	30				
$I_{I(\text{RCLKENx})}$	Input	$\text{RCLKENx} = 0\text{V}$, sourcing	10	30	μA				
$I_{I(\text{CPUSBx})}$ or $I_{I(\text{CPPEx})}$	Inputs	$\overline{\text{CPUSB}}$ or $\overline{\text{CPPE}} = 0\text{V}$, sinking	0	1	μA				
		$\overline{\text{CPUSB}}$ or $\overline{\text{CPPE}} = 3.6\text{V}$, sourcing	10	30					
Logic input voltage	High level		2		V				
	Low level			0.8					
RCLN output low voltage	Output	$I_{O(\text{RCLKEN})} = 60\mu\text{A}$		0.4	V				
$\overline{\text{PERST}}$ assertion threshold of output voltage ($\overline{\text{PERST}}$ asserted when any output voltage falls below the threshold)	3.3VOUT falling		2.7	3	V				
	AUXOUT falling		2.7	3					
	1.5VOUT falling		1.2	1.35					
$\overline{\text{PERST}}$ assertion delay from output voltage	3.3VOUT, AUXOUT, or 1.5VOUT falling			500	ns				
$\overline{\text{PERST}}$ de-assertion delay from output voltage	3.3VOUT, AUXOUT, and 1.5VOUT rising within tolerance		4	10	20	ms			
$\overline{\text{PERST}}$ assertion delay from $\overline{\text{SYSRST}}$	Max time from $\overline{\text{SYSRST}}$ asserted or de-asserted			500	ns				

電気的特性 (続き)

$T_J = 25^\circ\text{C}$, $V_{I(3.3\text{VIN})} = V_{I(\text{AUXIN})} = 3.3\text{V}$, $V_{I(1.5\text{VIN})} = 1.5\text{V}$, $V_{I(\text{SHDNx})}$, $V_{I(\text{STBYx})} = 3.3\text{V}$, $V_{I(\text{CPPEX})} = V_{I(\text{CPUSBx})} = 0\text{V}$, $V_{I(\text{SYSRST})} = 3.3\text{V}$, $\overline{\text{OCx}}$, RCLKENx , および $\overline{\text{PERSTx}}$ はオープン、電圧出力はすべて無負荷 (特に記述のない限り)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
$t_{W(\text{PERST})}$	$\overline{\text{PERST}}$ minimum pulse width	3.3VOUT, AUXOUT, or 1.5VOUT falling out of tolerance or triggered by SYSRST	100	250		μs
	PERST output low voltage	$I_{O(\text{PERST})} = 500\ \mu\text{A}$			0.4	V
	PERST output high voltage		2.4			V
	$\overline{\text{OC}}$ output low voltage	$I_{O(\text{OC})} = 2\ \text{mA}$			0.4	V
	$\overline{\text{OC}}$ leakage current	$V_{O(\text{OC})} = 3.6\ \text{V}$			1	μA
	$\overline{\text{OC}}$ deglitch	Falling into or out of an overcurrent condition	6		20	mS
UNDERVOLTAGE LOCKOUT (UVLO)						
	3.3VIN UVLO	3.3VIN level, below which 3.3VIN and 1.5VIN switches are off	2.6		2.9	V
	1.5VIN UVLO	1.5VIN level, below which 3.3VIN and 1.5VIN switches are off	1		1.25	
	AUXIN UVLO	AUXIN level, below which all switches are off	2.6		2.9	
	UVLO hysteresis			100		mV

スイッチング特性

$T_J = 25^\circ\text{C}$, $V_{I(3.3\text{VIN})} = V_{I(\text{AUXIN})} = 3.3\text{V}$, $V_{I(1.5\text{VIN})} = 1.5\text{V}$, $V_{I(\text{SHDNx})}$, $V_{I(\text{STBYx})} = 3.3\text{V}$, $V_{I(\text{CPPEX})} = V_{I(\text{CPUSBx})} = 0\text{V}$, $V_{I(\text{SYSRST})} = 3.3\text{V}$, $\overline{\text{OCx}}$, RCLKENx , および $\overline{\text{PERSTx}}$ はオープン、電圧出力はすべて無負荷 (特に記述のない限り)


PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNIT		
t_r	Output rise times	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0\ \text{A}$	0.1		3	ms		
		AUXIN to AUXOUT	$C_{L(\text{AUXOUT})} = 0.1\ \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0\ \text{A}$	0.1		3			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0\ \text{A}$	0.1		3			
		3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(3.3\text{VIN})}/1\ \text{A}$	0.1		6			
		AUXIN to AUXOUT	$C_{L(\text{AUXOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(\text{AUXIN})}/0.250\ \text{A}$	0.1		6			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(1.5\text{VIN})}/0.500\ \text{A}$	0.1		6			
t_f	Output fall times when card removed (both CPUSB and CPPE de-asserted)	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0\ \text{A}$	10		150	μs		
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 0.1\ \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0\ \text{A}$	10		150			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0\ \text{A}$	10		150			
		t_f	Output fall times when SHDN asserted (card is present)	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 20\ \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0\ \text{A}$	2		30	ms
				AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 20\ \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0\ \text{A}$	2		30	
				1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 20\ \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0\ \text{A}$	2		30	
t_f	Output fall times when SHDN asserted (card is present)	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0\ \text{A}$	10		150	μs		
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 0.1\ \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0\ \text{A}$	10		150			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0\ \text{A}$	10		150			
		t_f	Output fall times when SHDN asserted (card is present)	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(3.3\text{VIN})}/1\ \text{A}$	0.1		5	ms
				AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(\text{AUXIN})}/0.250\ \text{A}$	0.1		5	
				1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(1.5\text{VIN})}/0.500\ \text{A}$	0.1		5	
$t_{pd(\text{on})}$	Turn-on propagation delay	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0\ \text{A}$	0.1		1	ms		
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 0.1\ \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0\ \text{A}$	0.05		0.5			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 0.1\ \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0\ \text{A}$	0.1		1			
		3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(3.3\text{VIN})}/1\ \text{A}$	0.1		1.5			
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(\text{AUXIN})}/0.250\ \text{A}$	0.05		1			
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 100\ \mu\text{F}$, $R_L = V_{I(1.5\text{VIN})}/0.500\ \text{A}$	0.1		1.5			

スイッチング特性 (続き)

$T_J = 25^\circ\text{C}$, $V_{I(3.3\text{VIN})} = V_{I(\text{AUXIN})} = 3.3\text{V}$, $V_{I(1.5\text{VIN})} = 1.5\text{V}$, $V_{I(\text{SHDNx})}$, $V_{I(\text{STBYx})} = 3.3\text{V}$, $V_{I(\text{CPPEx})} = V_{I(\text{CPUSBx})} = 0\text{V}$,
 $V_{I(\text{SYSRST})} = 3.3\text{V}$, $\overline{\text{OCx}}$, RCLKENx , および PERSTx はオープン、電圧出力はすべて無負荷 (特に記述のない限り)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT	
$t_{\text{pd(off)}}$	Turn-off propagation delay	3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 0.1 \mu\text{F}$, $I_{O(3.3\text{VOUT})} = 0 \text{ A}$	0.1		1.5	ms
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 0.1 \mu\text{F}$, $I_{O(\text{AUXOUT})} = 0 \text{ A}$	0.05		0.5	
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 0.1 \mu\text{F}$, $I_{O(1.5\text{VOUT})} = 0 \text{ A}$	0.1		1.5	
		3.3VIN to 3.3VOUT	$C_{L(3.3\text{VOUT})} = 100 \mu\text{F}$, $R_L = V_{I(3.3\text{VIN})} / 1 \text{ A}$	0.1		1.5	
		AUXIN to VAUXOUT	$C_{L(\text{AUXOUT})} = 100 \mu\text{F}$, $R_L = V_{I(\text{AUXIN})} / 0.250 \text{ A}$	0.05		0.5	
		1.5VIN to 1.5VOUT	$C_{L(1.5\text{VOUT})} = 100 \mu\text{F}$, $R_L = V_{I(1.5\text{VIN})} / 0.500 \text{ A}$	0.1		1	

ピン配置




端子機能

TERMINAL						I/O	DESCRIPTION
TPS2231				TPS2236			
NAME	NO.			NAME	NO.		
	PW	PWP	RGP		DAP		
3.3VIN	4, 5	5, 6	2	3.3VIN	8, 9	I	3.3VOUTに対する3.3V入力
1.5VIN	15, 16	18, 19	12	1.5VIN	24, 25	I	1.5VOUTに対する1.5V入力
AUXIN	18	21	17	AUXIN	15	I	AUXOUTおよびチップ電源に対するAUX入力
GND	10	11	7	GND	21		グランド
3.3VOUT	6, 7	7, 8	3	3.3VOUT1	7	O	0V、3.3V、またはハイインピーダンスをカードに供給するスイッチ出力
1.5VOUT	13, 14	16, 17	11	1.5VOUT1	26	O	0V、1.5V、またはハイインピーダンスをカードに供給するスイッチ出力
AUXOUT	17	20	15	AUXOUT1	14	O	0V、AUX、またはハイインピーダンスをカードに供給するスイッチ出力
				3.3VOUT2	10	O	0V、3.3V、またはハイインピーダンスをカードに供給するスイッチ出力
				1.5VOUT2	23	O	0V、1.5V、またはハイインピーダンスをカードに供給するスイッチ出力
				AUXOUT2	16	O	0V、AUX、またはハイインピーダンスをカードに供給するスイッチ出力
$\overline{\text{SYSRST}}$	1	2	6	$\overline{\text{SYSRST}}$	30	I	システムリセット入力 -- アクティブ・ロー、論理レベル信号。内部でAUXINにプルアップされています。
$\overline{\text{CPPE}}$	12	15	10	$\overline{\text{CPPE1}}$	1	I	PCI Expressカードに対するカード挿入検出入力。内部でAUXINにプルアップされています。
$\overline{\text{CPUSB}}$	11	14	9	$\overline{\text{CPUSB1}}$	3	I	USBカードに対するカード挿入検出入力。内部でAUXINにプルアップされています。
				$\overline{\text{CPPE2}}$	2	I	PCI Expressカードに対するカード挿入検出入力。内部でAUXINにプルアップされています。
				$\overline{\text{CPUSB2}}$	6	I	USBカードに対するカード挿入検出入力。内部でAUXINにプルアップされています。
$\overline{\text{PERST}}$	8	9	8	$\overline{\text{PERST1}}$	13	O	スロット0への論理レベル・パワーグッド (遅延付き)
				$\overline{\text{PERST2}}$	11	O	スロット1への論理レベル・パワーグッド (遅延付き)
$\overline{\text{SHDN}}$	2	3	20	$\overline{\text{SHDN1}}$	17	I	シャットダウン入力 -- アクティブ・ロー、論理レベル信号。内部でAUXINにプルアップされています。
				$\overline{\text{SHDN2}}$	18	I	シャットダウン入力 -- アクティブ・ロー、論理レベル信号。内部でAUXINにプルアップされています。
$\overline{\text{STBY}}$	3	4	1	$\overline{\text{STBY1}}$	28	I	スタンバイ入力 -- アクティブ・ロー、論理レベル信号。内部でAUXINにプルアップされています。
				$\overline{\text{STBY2}}$	27	I	スタンバイ入力 -- アクティブ・ロー、論理レベル信号。内部でAUXINにプルアップされています。
RCLKEN	19	22	18	RCLKEN1	32	I/O	基準クロック・イネーブル信号。出力の場合、スロット0のホストに対する論理レベル・パワーグッド (遅延なし、オープン・ドレイン)。入力の場合、ホストによって非アクティブ (“ロー”) に維持することで、 $\overline{\text{PERST}}$ のデアサートを防ぎます。内部でAUXINにプルアップされています。
				RCLKEN2	31	I/O	基準クロック・イネーブル信号。出力の場合、スロット1のホストに対する論理レベル・パワーグッド (遅延なし、オープン・ドレイン)。入力の場合、ホストによって非アクティブ (“ロー”) に維持することで、 $\overline{\text{PERST}}$ のデアサートを防ぎます。内部でAUXINにプルアップされています。
$\overline{\text{OC}}$	20	23	19	$\overline{\text{OC1}}$	19	O	スロット0に対する過電流ステータス出力 (オープン・ドレイン)。
				$\overline{\text{OC2}}$	20	O	スロット1に対する過電流ステータス出力 (オープン・ドレイン)。
NC	9	1, 10, 12, 13, 24	4, 5, 13, 14, 16	NC	4, 5, 12, 22, 29		接続なし


機能ブロック図

シングルExpressCardパワー・スイッチ



注： A. PG = パワーグッド
 B. CS = 電流センス

デュアルExpressCardパワー・スイッチ



ピンの詳細説明

CPPE

カードがPCI Express機能をサポートしている場合、“ロー”レベルが入力されます。 $\overline{\text{CPPE}}$ は、内部プルアップを通してAUXIN入力に接続されます。カードが挿入されたときに、カードがPCI Express機能をサポートしている場合、 $\overline{\text{CPPE}}$ は物理的にグラウンドに接続されます。

CPUSB

カードがUSB機能をサポートしている場合、“ロー”レベルが入力されます。 $\overline{\text{CPUSB}}$ は、内部プルアップを通してAUXIN入力に接続されます。カードが挿入されたときに、カードがUSB機能をサポートしている場合、 $\overline{\text{CPUSB}}$ は物理的にグラウンドに接続されます。

SHDN

この入力がアサート (“ロー”レベル)されると、電源スイッチはすべての電圧出力をオフにし、放電FETがアクティブになります。 $\overline{\text{SHDN}}$ は、内部でAUXINにプルアップされています。

STBY

カードの挿入後にこの入力がアサート (“ロー”レベル)されると、電源スイッチはスタンバイモードになります。3.3Vおよび1.5V電源スイッチがオフになり、AUXスイッチはオンに保持されます。カードを挿入する前に $\overline{\text{STBY}}$ がアサートされた場合、電源スイッチはOFFモードになり、AUX、3.3V、および1.5V電源スイッチがすべてオフになります。 $\overline{\text{STBY}}$ は、内部でAUXINにプルアップされています。

RCLKEN

このピンは、入力および出力として機能します。パワーアップ時には、すべての出力電源レールが許容範囲内に収まるまでの間、この信号は放電FETにより “ロー” 状態に維持されます。すべての電源レールが許容範囲に収まると、スイッチはRCLKENを解除して、“ハイ” 状態への遷移を許可します (内部でAUXINにプルアップされています)。RCLKENが “ロー” から “ハイ” に遷移すると、 $\overline{\text{PERST}}$ をデアサートするための内部タイマが動作を開始します。入力の場合、RCLKENを “ロー” に維持することで、 $\overline{\text{PERST}}$ 内部タイマの動作開始を遅延させることができます。

RCLKENは内部で放電FETに接続されているため、このピンは “ロー” にのみ設定できます。入力として “ハイ” に設定しないよう注意してください。外部回路によって “ロー” に設定されると、RCLKENは入力になります。それ以外の場合、このピンは出力です。

RCLKENは、ホスト・システムによってクロック・ドライバをイネーブルにするために使用できます。

$\overline{\text{PERST}}$

パワーアップ時に、この出力はすべての電源レールが許容範囲内に収まるまでの間、アサート状態 (“ロー” レベル) に維持されます。すべての電源レールが許容範囲に収まり、RCLKENが解除 (“ハイ” レベル) されると、特性表に示される遅延時間の経過後に $\overline{\text{PERST}}$ がデアサート (“ハイ” レベル) されます。パワーダウン時には、いずれかの電源レールが許容電圧以下に低下すると、この出力がアサートされます。

$\overline{\text{PERST}}$ 信号は、ホスト・システムからの出力であり、ExpressCardモジュールへの入力です。この信号は、PCI Expressベースのモジュールでのみ使用され、ExpressCardモジュールをリセット状態にする機能を持ちます。

パワーアップ時、パワーダウン時、またはExpressCardモジュールへの電源が不安定または許容電圧範囲外の場合に、ExpressCardスタンダードの要件として $\overline{\text{PERST}}$ をアサートする必要があります。そのため、この信号はExpressCardモジュールへのパワーグッド・インジケータとしても機能し、電源レールと $\overline{\text{PERST}}$ との関係はExpressCardスタンダードにはっきりと定義されています。

ホストは、システム・リセット $\overline{\text{SYSRST}}$ をアサートすることによっても、ExpressCardモジュールをリセット状態にできます。このシステム・リセットにより、電圧レールに影響を与えることなく、ExpressCardモジュールに対して $\overline{\text{PERST}}$ が生成されます。これは通常、ウォーム (Warm) ・リセットと呼ばれます。ただし、コールド (Cold) ・スタートの状況でシステム・リセットを使用して、 $\overline{\text{PERST}}$ がアサートされている時間を延長することもできます。

$\overline{\text{SYSRST}}$

この入力は、ホスト・システムによってドライブされ、 $\overline{\text{PERST}}$ に直接影響を与えます。 $\overline{\text{SYSRST}}$ をアサート (“ロー” レベル) すると、 $\overline{\text{PERST}}$ がアサートされます。RCLKENは、 $\overline{\text{SYSRST}}$ のアサートによって影響を受けません。 $\overline{\text{SYSRST}}$ は、内部でAUXINにプルアップされています。

$\overline{\text{OC}}$

このピンは、オープン・ドレイン出力です。3つの電源スイッチ (AUX、3.3V、1.5V) のいずれかが過電流状態になると、内部の放電FETにより、デグリッチ遅延時間後に $\overline{\text{OC}}$ がアサート (“ロー” レベル) されます。それ以外の場合、放電FETはオープンであり、このピンは外部抵抗を通して電源電圧にプルアップできます。

機能真理値表

電圧出力の真理値表

VOLTAGE INPUTS ⁽¹⁾			LOGIC INPUTS			VOLTAGE OUTPUTS ⁽²⁾			MODE ⁽³⁾
AUXIN	3.3VIN	1.5VIN	SHDN	STBY	CP ⁽⁴⁾	AUXOUT	3.3VOUT	1.5VOUT	
Off	x	x	x	x	x	Off	Off	Off	OFF
On	x	x	0	x	x	GND	GND	GND	Shutdown
On	x	x	1	x	1	GND	GND	GND	No Card
On	On	On	1	0	0	On	Off	Off	Standby
On	On	On	1	1	0	On	On	On	Card Inserted

- (1) 入力電圧について、Onは該当する入力電圧がターンオン・スレッシュホールド電圧よりも高いことを意味します。それ以外の場合、電圧はOffです(AUX入力の場合、Offは電圧が0Vに近いことを意味します)。
- (2) 出力電圧の場合、Onは該当する電源スイッチがオンであり、入力電圧が出力に接続されていることを意味します。Offは、電源スイッチおよび出力放電FETが両方ともオフであることを意味します。GNDは、電源スイッチがオフで出力放電FETはオンであり、出力の電圧が0Vにプルダウンされることを意味します。
- (3) モードは、入力条件と該当する出力電圧結果の各組み合わせに異なる名前を付けたものです。これらのモードは、次の「論理出力の真理値表」では「入力条件」と示されています。
- (4) CP = CPUSB AND CPPE (AND論理出力) です。CPUSBおよびCPPE信号が両方とも“ハイ”であれば、CP = 1であり、いずれかが“ロー”の場合はCP = 0です。

論理出力の真理値表

MODE	INPUT CONDITIONS		LOGIC OUTPUTS	
	SYSRST	RCLKEN ⁽¹⁾	PERST	RCLKEN ⁽²⁾
OFF	X	X	0	0
Shutdown				
No Card				
Standby				
Card Inserted	0	Hi-Z	0	1
	0	0	0	0
	1	Hi-Z	1	1
	1	0	0	0

- (1) この列では、RCLKENはロジック入力です。RCLKENは入出力ピンであり、外部から“ロー”に設定するか、オープンにするか、または高インピーダンス端子(MOSFETのゲートなど)に接続することができます。外部から“ハイ”にはなりません。
- (2) この列では、RCLKENはロジック出力です。

電源ステート

AUXINが入力されていない場合は、すべての入出力間電源スイッチがオフになります (OFFモード)。

AUXINが入力され、 $\overline{\text{SHDN}}$ がアサート (“ロー” レベル) されると、入出力間電源スイッチはすべてオフのまま、出力放電FETがオンになります (シャットダウン・モード)。 $\overline{\text{SHDN}}$ をアサートした後でデアサートすると、出力のステートが、 $\overline{\text{SHDN}}$ をアサートする前の状態に戻ります。

電源スイッチの入力に3.3VIN、AUXIN、および1.5VINが供給されていて、カードが挿入されていない場合は、入出力間電源スイッチはすべてオフのまま、出力放電FETがオンになります (カード無しモード)。

カードを挿入する前に電源スイッチの入力に3.3VIN、AUXIN、および1.5VINが供給されている場合、カード挿入信号 (CPUSBおよびCPPE) が検出されると、すべての入出力間電源スイッチがオンになります (カード挿入モード)。

カードが挿入され、すべての出力電圧が印加されているときに、 $\overline{\text{STBY}}$ がアサート (“ロー” レベル) されると、カードにAUXOUT電圧が供給され、3.3VOUTおよび1.5VOUTスイッチはオフになります (スタンバイ・モード)。

カードが挿入され、すべての出力電圧が印加されているときに、電源スイッチの入力から1.5VINまたは3.3VINがオフになると、カードにAUXOUT電圧が供給され、3.3VOUTおよび1.5VOUTスイッチはオフになります (スタンバイ・モード)。

カードを挿入する前に、電源スイッチの入力にAUXINが供給され、3.3VINまたは1.5VIN (またはその両方) が供給されていない場合、または $\overline{\text{STBY}}$ がアサート (“ロー” レベル) された場合は、カードには電源が供給されません (OFFモード)。カードを挿入した後に、電源スイッチの入力に1.5VINおよび3.3VINが供給され、 $\overline{\text{STBY}}$ がアサートされていない場合は、すべての出力電圧がカードに供給されます (カード挿入モード)。

放電FET

出力上の放電FETは、カードが挿入されていないことをデバイスが検出したときにアクティブになります (カード無しモード)。放電FETがアクティブになるのは、入出力間の電源スイッチがオフになった後です (Break - Before - Make)。いずれかのカード挿入検出ラインがアクティブ (“ロー”) になると、放電FETが非アクティブになります ($\overline{\text{SHDN}}$ ピンがアサートされていない場合)。

放電FETは、 $\overline{\text{SHDN}}$ 入力がアサートされたときにもアクティブになり、 $\overline{\text{SHDN}}$ がデアサートされるまでアクティブ状態を維持します。

パラメータ測定情報




図 1. 測定回路と電圧波形

代表的特性

グラフ一覧

		FIGURE
Output voltage when card is inserted	vs Time	2
RCLKEN and $\overline{\text{PERST}}$ voltage during power up	vs Time	3
RCLKEN and $\overline{\text{PERST}}$ voltage during power down	vs Time	4
$\overline{\text{PERST}}$ asserted by $\overline{\text{SYSRST}}$ when power is on	vs Time	5
$\overline{\text{PERST}}$ de-asserted by $\overline{\text{SYSRST}}$ when power is on	vs Time	6
Output voltage when 3.3VIN is removed	vs Time	7
Output voltage when 1.5VIN is removed	vs Time	8
$\overline{\text{OC}}$ response when powered into a short (3.3VOUT)	vs Time	9
Supply current of AUXIN	vs Junction temperature	10
Static drain-source on-state resistance	vs Junction temperature	11
3.3-V power switch current limit	vs Junction temperature	12
1.5-V power switch current limit	vs Junction temperature	13
AUX power switch current limit	vs Junction temperature	14
3.3-V power switch current limit trip	vs Junction temperature	15
1.5-V power switch current limit trip	vs Junction temperature	16
AUX power switch current limit trip	vs Junction temperature	17

代表的特性

OUTPUT VOLTAGE WHEN CARD IS INSERTED
vs
TIME




図 2

RCLKEN and \overline{PERST} VOLTAGE DURING POWER UP
vs
TIME




図 3

RCLKEN and \overline{PERST} VOLTAGE DURING POWER DOWN
vs
TIME




図 4

\overline{PERST} ASSERTED BY \overline{SYSRST} WHEN POWER IS ON
vs
TIME






図 5

PERST DE-ASSERTED BY SYSRST WHEN POWER IS ON
VS
TIME




⊠ 6

OUTPUT VOLTAGE WHEN 3.3VIN IS REMOVED
VS
TIME




⊠ 7

OUTPUT VOLTAGE WHEN 1.5VIN IS REMOVED
VS
TIME




⊠ 8


OC RESPONSE WHEN POWERED INTO A SHORT
(3.3VOUT)
VS
TIME




⊠ 9




⊠ 10



⊠ 11




⊠ 12




⊠ 13

**AUX POWER SWITCH CURRENT LIMIT
vs
JUNCTION TEMPERATURE**




⊠ 14

**3.3-V POWERSWITCH CURRENT LIMIT TRIP
vs
JUNCTION TEMPERATURE**




⊠ 15

**1.5-V POWER SWITCH CURRENT LIMIT TRIP
vs
JUNCTION TEMPERATURE**



⊠ 16

**AUX POWER SWITCH CURRENT LIMIT TRIP
vs
JUNCTION TEMPERATURE**



⊠ 17

アプリケーション情報

ExpressCardの概要

ExpressCardモジュールは、PCI ExpressまたはUSB (Universal Serial Bus) 技術に基づくシリアル・インターフェイスを備えたアドイン・カードです。ExpressCardには、ExpressCard/34およびExpressCard/54として定義される2つのフォーム・ファクタがあります。その違いは、名前に示されるとおり、モジュールの幅であり、それぞれ34mmと54mmです。ExpressCardモジュールをサポートするホスト・システムは、ExpressCard/34とExpressCard/54のいずれか一方、または両方をサポートできます。

ExpressCardの電源要求

使用するExpressCardモジュールの種類に関係なく、ExpressCardスタンダードに定義された電源が個々のスロットについて両方の種類に適用されます。ホスト・システムは、各ExpressCardスロットに3.3V、1.5V、およびAUXを供給する必要があります。ただし電圧は、スロットにExpressCardが挿入された後に印加されます。

ExpressCardコネクタには、カードの挿入をホストに通知するための2つのピン (\overline{CPPE} および \overline{CPUSB}) があります。ExpressCardモジュールが \overline{CPPE} をグラウンドに接続すると、この信号の“ロー”レベルにより、PCI Expressをサポートするカードが挿入されたことがホストに示されます。 \overline{CPUSB} がグラウンドに接続された場合、ExpressCardモジュールはUSBインターフェイスをサポートしています。ExpressCardモジュールがPCI ExpressとUSBの両方をサポートしている場合は、 \overline{CPPE} と \overline{CPUSB} の両方の信号をグラウンドに接続する必要があります。

カード挿入検出信号 (\overline{CPPE} および \overline{CPUSB}) に加えて、ホスト・システムは、システムの状態に基づいて、ExpressCardモジュールに電源を供給するタイミングを決定します。システムの状態は、3.3V、1.5V、およびAUX入力電圧レールの状態によって定義されます。説明を単純にするために、3.3Vおよび1.5Vレールを主電圧レールと定義し、AUXを補助電圧レールと定義します。

ExpressCardの電源スイッチ動作

ExpressCard電源スイッチはホストに存在し、その主な機能は、ExpressCardスロットにパワーを送信するタイミングを制御することです。ExpressCardパワー・スイッチは、カード挿入検出力と、主電圧および補助電圧レールで定義されるホスト・システムの状態とに基づいて、タイミングを決定します。

ホスト電源コントローラの動作は、次の条件により定義されます。

1. ExpressCardパワー・スイッチの主電源と補助電源が両方もオフの場合は、カードが挿入されているかどうかに関係なく、ExpressCardコネクタへのすべての電源供給がオフになります。
2. ExpressCardパワー・スイッチの主電源と補助電源が両方もオンの場合は、ExpressCard電源スイッチがカードの挿入を検出した後でのみ、ExpressCardに電源が供給されます。
3. ExpressCardパワー・スイッチの入力で主電源 (+3.3Vまたは+1.5V) がオフであり、補助電源がオンである場合、ExpressCard電源スイッチは次のように動作します。
 - a. カード挿入入力がいずれも検出されていない(カードが挿入されていない)場合は、ExpressCardスロットに電源が供給されません。
 - b. システムがこの電源状態になった後でカードが挿入された場合は、ExpressCardスロットに電源が供給されません。
 - c. ExpressCardの主電源 (+3.3Vまたは+1.5V、あるいはその両方) がオフになる前にカードが挿入されている場合は、主電源 (+3.3Vと+1.5Vの両方) のみがオフになり、補助電源がExpressCardスロットに供給されます。

図18～図23に、ExpressCardの電源/論理入出力間のタイミング関係を示します。

ExpressCardのタイミング図




図 18. タイミング信号—カードを挿入してからホスト電源をオン





図 19. タイミング信号—ホスト電源をオンにしてからカードを挿入



注：3.3Vおよび1.5Vを印加した後、電源スイッチは図18または図19のパワーアップ・シーケンスに従います。

図 20. タイミング信号 – ホスト電源がスタンバイ状態でカードを挿入




図 20. タイミング信号 – ホスト制御によるパワーダウン




図 22. タイミング信号 – SHDNがアサートされたときの制御パワーダウン




図 23. タイミング信号 – カードが突然取り出された場合

サーマル・パッド寸法図


PWP (R-PDSO-G24)

熱情報

このPowerPAD™パッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドをプリント基板 (PCB) に直接半田付けすると、PCBをヒートシンクとして使用できます。また、サーマル・ビアを使用して、サーマル・パッドをランド・プレーンまたはPCB内に設計された特別なヒートシンク構造に直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

PowerPAD™パッケージについての追加情報及びその熱放散能力の利用法については、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002) およびアプリケーション・ブリーフ『PowerPAD Made Easy』(TI文献番号SLMA004) を参照してください。いずれもホームページ www.ti.com で入手できます。

このパッケージの露出したサーマル・パッドの寸法を次の図に示します。



注：全ての線寸法の単位はミリメートルです。

4206332-10/A 12/04

サーマル・パッド寸法図


PGP (S-PQFP-N20)

熱特性について

このパッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドは、プリント基板(PCB)をヒートシンクとして使用できるように、PCBに直接半田付けする必要があります。また、サーマル・ビアを使用して、サーマル・パッドをグランド・プレーンまたはPCB内に設計された特別なヒートシンク構造に直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

QFN (Quad Flatpack No-Lead) パッケージとその利点については、アプリケーション・レポート『Quad Flatpack No-Lead Logic Packages』(Texas Instruments文献番号SCBA017)を参照してください。このドキュメントは、ホームページwww.ti.comで入手できます。

このパッケージの露出したサーマル・パッドの寸法を次の図に示します。



Bottom View

注：全ての線寸法の単位はミリメートルです。

4206346-2/C 04/05

PACKAGE OPTION ADDENDUM

パッケージ情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
TPS2231PW	ACTIVE	TSSOP	PW	20	70	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS2231PWG4	ACTIVE	TSSOP	PW	20	70	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS2231PWP	ACTIVE	HTSSOP	PWP	24	60	TBD	CU NIPDAU	Level-1-220C-UNLIM
TPS2231PWPR	ACTIVE	HTSSOP	PWP	24	2000	TBD	CU NIPDAU	Level-1-220C-UNLIM
TPS2231PWPRG4	ACTIVE	HTSSOP	PWP	24	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
TPS2231PWR	PREVIEW	TSSOP	PW	20		Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS2231RGP	PREVIEW	QFN	RGP	20	91	TBD	Call TI	Call TI
TPS2231RGPR	ACTIVE	QFN	RGP	20	3000	TBD	CU NIPDAU	Level-2-220C-1 YEAR
TPS2231RGPT	ACTIVE	QFN	RGP	20	250	TBD	CU NIPDAU	Level-2-220C-1 YEAR
TPS2236DAP	ACTIVE	HTSSOP	DAP	32	46	TBD	CU NIPDAU	Level-2-220C-1 YEAR
TPS2236DAPG4	ACTIVE	HTSSOP	DAP	32	46	TBD	CU NIPDAU	Level-2-220C-1 YEAR
TPS2236DAPR	ACTIVE	HTSSOP	DAP	32	2000	TBD	CU NIPDAU	Level-2-220C-1 YEAR
TPS2236DAPRG4	ACTIVE	HTSSOP	DAP	32	2000	TBD	CU NIPDAU	Level-2-220C-1 YEAR

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE：製品デバイスが新規設計用に推奨されています。

LIFEBUY：TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND：新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW：デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE：TIによりデバイスの生産が中止されました。

(2) エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free (RoHS) およびGreen (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent> でご確認ください。

TBD：Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS)：TIにおける“Lead-Free”または“Pb-Free”(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Green (RoHS & no Sb/Br)：TIにおける“Green”は、“Pb-Free”(RoHS互換)に加えて、臭素(Br)およびアンチモン(Sb)をベースとした難燃材を含まない(均質な材質中のBrまたはSb重量が0.1%を超えない)ことを意味しています。

(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項：このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。


いかなる場合においても、そのような情報から生じるTIの責任は、TIによって年次ベースで顧客に販売される、このドキュメント発行時点でのTI製品の合計購入価格を超えることはありません。

MECHANICAL DATA

PWP (R-PDSO-G**)

PowerPAD™ PLASTIC SMALL-OUTLINE PACKAGE

20 PINS SHOWN



- 注： A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 本体寸法にはバリや突起を含みません。
 D. このパッケージは、基板上的サーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』（TI文献番号SLMA002）を参照してください。このドキュメントはホームページwww.ti.comで入手できます。
 E. JEDEC MO-153に適合しています。


4073225/G 08

MECHANICAL DATA

DAP (R-PDSO-G**)

38 PINS SHOWN

PowerPAD™ PLASTIC SMALL-OUTLINE PACKAGE




- 注： A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 本体寸法にはバリや突起を含みません。
 D. このパッケージは、基板上的サーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』（TI文献番号SLMA002）を参照してください。このドキュメントはホームページwww.ti.comで入手できます。
 E. JEDEC MO-153に適合しています。

MECHANICAL DATA

PW (R-PDSO-G**)

14 PINS SHOWN

PLASTIC SMALL-OUTLINE PACKAGE



DIM \ PINS **	PINS **					
	8	14	16	20	24	28
A MAX	3,10	5,10	5,10	6,60	7,90	9,80
A MIN	2,90	4,90	4,90	6,40	7,70	9,60

4040064/F 01/97

- 注： A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 本体寸法には0,15以下のバリや突起を含みません。
 D. JEDEC MO-153に適合しています。

(SLVS536C_April 2005)

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといたします)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIJといたします)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかをご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIJは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメータに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIJは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIJは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしていません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは承認をすることを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIJにより示された数値、特性、条件その他のパラメータと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIJは、そのような説明については何の義務も責任もありません。

TIJは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIJがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。

弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マットにアースをとったもの等)、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

温度: 0 ~ 40 °C、相対湿度: 40 ~ 85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を与えないこと。

5. 熱衝撃

はんだ付け時は、最低限260 °C以上の高温状態に、10秒以上さらさないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上