

**TPS53625** 

JAJSOI2 – JUNE 2022

# TPS53625 VR12.0 V<sub>CPU</sub> 向け、2 相、D-CAP+™ 降圧コントローラ

# 1 特長

- VR12.0 シリアル VID (SVID) 準拠
- 1または2フェーズの動作
- ゼロ負荷と非ゼロ負荷の両方のライン・アプリケーションをサポートします
- 8 ビット DAC の出力範囲: 0.25V~1.52V
- 軽負荷と重負荷の両方で効率を最適化
- 8 つの独立したレベルのオーバーシュート低減 (OSR) およびアンダーシュート低減 (USR)
- ドライバ不要の構成により効率的な高周波数のスイッチングを実現
- ディスクリート、パワー・ブロック、出力段、DrMOS MOSFET の実装をサポート
- 正確で調整可能な電圧ポジショニング
- 300kHz~1MHz の周波数を選択可能
- 特許申請中の自動バランス位相バランス
- 8レベルの電流制限を選択可能
- 4.5V~28V の変換電圧範囲
- 小型の 4mm × 4mm、32 ピン VQFN PowerPAD™ IC パッケージ

# 2 アプリケーション

コア・メモリ

## 3 概要

TPS53625 デバイスは、VR12.0 SVID に完全に準拠した、ドライバ不要の降圧コントローラです。D-CAP+ アーキテクチャなどの高度な制御機能と、パルス・オーバーラップでのアンダーシュート削減 (USR) およびオーバーシュート削減 (OSR) により、高速な過渡応答、最小の出力容量、高効率を実現します。また、TPS53625 デバイスはCCM および DCM 動作時に単一フェーズで動作し、軽負荷時の効率を上げることもできます。TPS53625 デバイスは、VR\_READY (PGOOD)、ALERT、VR\_HOT など、VR12.0 I/O を強化する機能を搭載しています。SVID インターフェイスのアドレスは、0から7までの範囲でプログラムできます。VOUT のスルーレートと電圧ポジショニングの可変制御により、VR12.0 の機能はさらに強化されます。

TPS51604 FET ゲート・ドライバと組み合わせると、非常に高速でスイッチング損失が小さいソリューションを実現できます。TPS53625 デバイスは、テキサス・インスツルメンツの一部の出力段製品と連携して動作し、最適な効率を実現します。DrMOS 製品と組み合わせることもできます。TPS53625 デバイスは、デフォルトのブート電圧の 1Vで動作します。アプリケーションによっては、設計に外付けの分圧抵抗を組み込むことにより、デフォルトのブート電圧を無効にできます。

TPS53625 デバイスは、省スペースで熱的に強化された 32 ピンの VQFN パッケージで供給され、-40 $^{\circ}$ C $^{\circ}$ C で動作します。

部品番号 <sup>(1)</sup>	パッケージ	本体サイズ (公称)		
TPS53625	VQFN (32)	4.00mm × 4.00mm		

(1) 利用可能なすべてのパッケージについては、このデータシートの 末尾にある注文情報を参照してください。




図 3-1. 概略回路図



# **Table of Contents**

<b>1</b> 特長 1	5.2 サポート・リソース3
2 アプリケーション1	
3 概要 1	
4 Revision History2	
5 Device and Documentation Support3	
5.1 Receiving Notification of Documentation Updates3	

# **4 Revision History**

DATE	REVISION	NOTES		
June 2022	*	Initial release		



# **5 Device and Documentation Support**

### 5.1 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on ti.com. Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

#### 5.2 サポート・リソース

TI E2E<sup>™</sup> サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の使用条件を参照してください。

#### 5.3 Trademarks

D-CAP+<sup>™</sup>, PowerPAD<sup>™</sup>, and TI E2E<sup>™</sup> are trademarks of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

## 5.4 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

### 5.5 Glossary

TI Glossary

This glossary lists and explains terms, acronyms, and definitions.

### 6 Mechanical, Packaging, and Orderable Information

The following pages include mechanical packaging and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

Copyright © 2022 Texas Instruments Incorporated

Submit Document Feedback

www.ti.com 27-Sep-2023

#### PACKAGING INFORMATION

Orderable Device	Status	Package Type	Package Drawing	Pins	Package Qty	Eco Plan	Lead finish/ Ball material	MSL Peak Temp	Op Temp (°C)	Device Marking (4/5)	Samples
TPS53625RSMR	ACTIVE	VQFN	RSM	32	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	TPS 53625	Samples
TPS53625RSMT	ACTIVE	VQFN	RSM	32	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 105	TPS 53625	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (CI) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

- (3) MSL, Peak Temp. The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




# **PACKAGE OPTION ADDENDUM**

www.ti.com 27-Sep-2023

4 x 4, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.







PLASTIC QUAD FLATPACK - NO LEAD




## NOTES:

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

  2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



PLASTIC QUAD FLATPACK - NO LEAD




NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあら ゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TIの製品は、TIの販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TIはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated